PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-094159

(43)Date of publication of application: 16.04.1993

(51)Int.CI.

G09G 3/36 G02F 1/133

G02F 1/133

(21)Application number: 04-040913

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

27.02.1992

(72)Inventor:

DATE YOSHITO

TAKESHITA SHOICHI

OMORI TETSUO NAKATSUKA JUNJI IMAMURA YOSHIO

(30)Priority

Priority number: 03 97063

Priority date: 26.04.1991

Priority country: JP

03156821 03180828 27.06.1991 22.07.1991

JP

03189913 03195191

30.07.1991 05.08.1991

JP

JP


JP

(54) LIQUID CRYSTAL DRIVING DEVICE

(57)Abstract:

PURPOSE: To provide a liquid crystal driving device which obtains high image quality and reduces an adjusting place.

CONSTITUTION: The liquid crystal display system of a computer is provided with an inversion and non-inversion circuit 31 which changes the polarity of digital gradation data as it is digital, a data latch 34 which holds the digital data whose polarity is inverted and a DA converter 36 which converts the output of the latch 34 to the level of an analog signal impressed on a TFT liquid crystal panel 1. By such constitution, the circuit constitution of a driving system is simplified. Besides, the deterioration of display quality occurring when high-speed data is passed through an analog amplifier or the like and the adjusting place of a gain bias or the like can be reduced.



[Date of request for examination]

12.05.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2743683

[Date of registration]

06.02.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-94159

(43)公開日 平成5年(1993)4月16日

(51) Int.Cl.5		識別記号	庁内整理番号	FΙ	技術表示箇所
G 0 9 G	3/36		7926-5G		
G 0 2 F	1/133	550	7820-2K		
		575	7820-2K		

審査請求 未請求 請求項の数11(全 27 頁)


(21)出願番号	特願平4-40913	(71)出願人	000005821
			松下電器産業株式会社
(22)出願日	平成4年(1992)2月27日		大阪府門真市大字門真1006番地
		(72)発明者	伊達 義人
(31)優先権主張番号	特願平3-97063		大阪府門真市大字門真1006番地 松下電器
(32)優先日	平 3 (1991) 4 月26日		産業株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	竹下 昭一
(31) 優先権主張番号	特願平3-156821		大阪府門真市大字門真1006番地 松下電器
(32) 優先日	平 3 (1991) 6 月27日		産業株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	大森 哲郎
(31)優先権主張番号	特顯平3-180828		大阪府門真市大字門真1006番地 松下電器
(32)優先日	平3 (1991) 7月22日		産業株式会社内
(33) 優先権主張国	日本(JP)	(74)代理人	弁理士 小鍜治 明 (外2名)
			最終頁に続く
		1	

(54) 【発明の名称】 液晶駆動装置

(57)【要約】

【目的】 高画質で、調整箇所を削減する液晶駆動装置を提供する。

【構成】 コンピュータの液晶表示システムにおいて、ディジタルの階調データをディジタルのまま極性を変える反転・非反転回路31と、極性反転後のディジタルデータを保持するデータラッチ34と、データラッチ34の出力をTFT液晶パネル1に印加するアナログ信号レベルに変換するDAコンバータ36を備えている。この構成により、駆動システムの回路構成を簡易にし、アナログアンプ等を高速の表示データが通過することによる表示品質の劣化、ゲイン・パイアス等の調整箇所を削減することができる。



【特許請求の範囲】

【請求項1】 液晶パネルと、ディジタル階調データを 記憶する複数のデータラッチ手段と、前記データラッチ 手段の出力を前記液晶パネルに印加するアナログ信号に 変換する複数のDAコンパータを備えた液晶駆動装置。

【請求項2】 液晶パネルと、ディジタル階調データを 一定周期で極性反転する反転制御手段と、前記反転制御 手段のディジタル出力を記憶する複数のデータラッチ手 段と、前記データラッチ手段の出力を前記液晶パネルに 印加するアナログ信号に変換する複数のDAコンバータ を備えた液晶取動装置。

【請求項3】 ディジタル信号を入力する入力手段と、 同一の容量値を有する複数の容量よりなる容量群と、前 記容量群の前記各容量に接続され、電荷の充電及び放電 をオン・オフ制御するスイッチ群と、前記スイッチ群の 所定のスイッチがオン状態にされることにより所定数の 容量に充電される電荷を前記容量群のすべての容量によ り平均化して得られる電圧に比例する出力電圧を発生す る増幅器とを有する出力回路を備えた液晶駆動装置。

力手段と、n個の並列接続された容量群と、前記容量群 の各容量に接続され、前記ディジタル信号の各ビット情 報に基づいて、オン・オフ状態となり、前記各容量の充 電及び放電を制御するスイッチ群と、前記容量群の容量 のうち、前記ディジタル信号の各ピット情報に基づいて 充電される容量の電荷により発生する電圧に比例する出 力電圧を発生する増幅器とを有する出力回路を備えた液 晶駆動装置。

【請求項5】 n×mビットのディジタル信号を入力す る入力手段と、並列接続されたn個の容量からなるm個 30 の組によって構成される容量群と、前記容量群の各容量 に接続され、前記ディジタル信号の各ピット情報に基づ いて、オン・オフ状態となり、前記各容量の充電及び放 電を制御するスイッチ群と、前記容量群を構成する各組 毎に設けられ、前記各組を構成する各容量に所定の基準 電圧に対して2の (-n) ×0乗倍から2の (-n) × (m-1) 乗倍の電圧を供給する電源群と、前記容量群 の容量のうち前記ディジタル信号の各ピット情報に基づ いて前記電源群の各電源により充電される容量の電荷に より発生する電圧に比例する出力電圧を発生する増幅器 とを有する出力回路を備えた液晶駆動装置。

【請求項6】 n×mビットのディジタル信号を入力す る入力手段と、並列接続されたn個の容量からなるm個 の組によって構成される容量群と、前記容量群の各容量 に接続され、前記ディジタル信号の各ピット情報に基づ いて、オン・オフ状態となり、前記各容量の充電及び放 電を制御するスイッチ群と、前記ディジタル信号の最上 位nビットに対応する組を除く(m-1)個の組の容量 のそれぞれに直列に接続され、次の上位nビットに対応 の分圧用容量と、前記容量群の容量のうち前記ディジタ

ル信号の各ピット情報に基づいて所定の容量を充電する ことにより、前記ディジタル信号の最上位nビットに対 応する組の各容量と、前記分圧用容量とに充電される電 荷により発生する電圧に比例する出力電圧を発生する増 幅器とを有する出力回路を備えた液晶駆動装置。

【請求項7】 n×mビットのディジタル信号を入力す る入力手段と、並列接続されたn個の容量からなるm個 の組によって構成される容量群と、前記容量群の各容量 10 に接続され、前記ディジタル信号の各ピット情報に基づ いて、オン・オフ状態となり、前配各容量の充電及び放 電を制御するスイッチ群と、前記ディジタル信号の最上 位nビットに対応する組を除く(m-1)個の組の容量 のそれぞれに直列に接続され、次の上位nビットに対応 する組の各容量に対して並列に接続された (m-1) 個 の分圧用容量と、前記容量群の容量のうち前記ディジタ ル信号の各ピット情報に基づいて所定の容量を充電する ことにより、前記ディジタル信号の最上位nビットに対 応する組の各容量と、前記分圧用容量とに充電される電 【請求項4】 nビットのディジタル信号を入力する入 20 荷により発生する電圧に比例する出力電圧を発生する増 幅器と、前記分圧用容量に並列に接続されたスイッチを 有する出力回路を備えた液晶駆動装置。

> 【請求項8】 結合容量と、互いに異なる第1、第2の 電位をディジタル信号に基づいて前記結合容量の一端に 選択的に印加する第1、第2のスイッチと、負入力端子 が前記結合容量の他端に接続され、正入力端子に前記第 1、第2の電位の中心付近の電位が印加される増幅器 と、前記増幅器の負入力端子と出力端子の間に接続さ れ、前記第1のスイッチに同期してオン、オフ状態とな る第3のスイッチと、一端が前記増幅器の負入力端子に 接続された帰還用容量と、前記帰還用容量の他端と前記 増幅器の出力端子との間に接続され、前記第2のスイッ チに同期してオン、オフ状態となる第4のスイッチと、 前記帰還用容量の他端と前記第1または第2の電位と同 じ電位をもつ電位点との間に接続され、前記第1、第3 のスイッチに同期してオン、オフ状態となる第5のスイ ッチとを有する出力回路を備えた液晶駆動装置。

> 【請求項9】 結合容量と、互いに異なる第1、第2の 電位および前記第1、第2の電位の中心付近の電位をも つ第3の電位をディジタル信号に基づいて前記結合容量 の一端に選択的に印加する第1、第2、第3のスイッチ と、負入力端子が前記結合容量の他端に接続され、正入 カ端子に前記第3の電位と同じ電位が印加される増幅器 と、前記増幅器の負入力端子と出力端子の間に接続さ れ、前記第1のスイッチに同期してオン、オフ状態とな る第3のスイッチと、前記増幅器の負入力端子と出力端 子の間に接続された帰還用容量とを有する出力回路を備 えた液晶駆動装置。

【請求項10】 増幅器と、前記増幅器の負帰還回路と する組の各容量に対して並列に接続された (m-1) 個 50 して機能する容量と、前配増幅器の入力端子に並列に接

続された複数の容量群と、前記容量群の各容量に接続さ れ、液晶表示用のディジタル信号に基づいて、オン・オ フ状態となり、前記各容量の充電及び放電を制御し、前 配各容量の電荷量を可変する複数のスイッチ群と、前記 増幅器の負荷と前記増幅器の出力端子の間に接続された 負荷断続用のスイッチとを有する出力回路を備え、前記 複数の容量群に対する充電動作とアナログ信号の出力動 作とを一定周期で繰り返すように構成するとともに、充 電動作時に前記負荷断続用のスイッチを開き、前記負荷 を前記増幅器の出力端子から切り離すように構成した液 10 TFTと記す)液晶パネルを駆動する液晶駆動装置に 晶馭動装置。

【請求項11】 増幅器と、前記増幅器の負帰還回路と して機能する容量と、前記増幅器の一方の入力端子に並 列に接続された複数の容量群と、前記容量群の各容量に 接続され、液晶表示用のディジタル信号に基づいて、オ ン・オフ状態となり、前記各容量の充電及び放電を制御 し、前記各容量の電荷量を可変する複数のスイッチ群 と、前記増幅器の他方の入力端子に印加する基準電源 と、前記増幅器の前記一方入力端子に前記基準電源と等 しい電圧を印加するスイッチとを有する出力回路を備 20 え、前記複数の容量群に対する充電動作とアナログ信号 の出力動作とを一定周期で繰り返すように構成するとと もに、充電動作時の一定期間に前記増幅器の基準電源用 の前記スイッチを閉じ、出力動作時に開くように構成し た液晶駆動装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はテレビジョン受像機、パ ーソナルコンピュータ、ワークステーション等に用いる 液晶駆動装置に関するものである。

[0002]

【従来の技術】近年、情報機器以外の通信機器やオーデ ィオ、ビジュアル機器等においてもその信号処理形態は アナログ信号処理からディジタルデータ信号処理に変遷 しつつある。さらにこれらの機器は小型軽量化及び低消 費電力化の傾向にある。それらの機器に使用される表示 器としては、従来の陰極線管(以下、CRTと記す)か ら蓉型軽量の液晶パネルが使用されるようになってきて いる。例えば、パーソナルコンピュータ、ワークステー ション、テレビジョン受像機、テレビジョン電話など 40 は、ディジタルでデータ信号処理がなされ、表示器とし て液晶パネルを用いて小型軽量の機器を実現している。 ここで、液晶パネルに注目すると、液晶がCRTに代わ って表示器としての位置を占めるには、画質の向上と高 精細表示が達成されなければならない。画質では特に、 多色表示が可能なことが求められる。

【0003】例えば、R, G, B各4ピット(4096 色) 表示よりも自然色に近い、R, G, B各8ピット (1670万色) 表示が可能になれば、現在のCRT表 示のテレビ並の自然色に近い色調が得られ、液晶パネル 50 FT液晶パネル1の任意のラインの中の1ラインを有効

の用途は格段に広がる。また、高精細表示については、 高品位テレビジョン(HDTV)方式並みのドット数の 髙精細液晶パネルが実現できれば、将来の画像映像分野 に対して液晶パネルは大きな役割を果たす。

【0004】以上、述べた機器のディジタル化、小型軽 量化、低消費電力化への対応及び液晶パネルの将来性を 考慮した、多色化、髙精細化に対応可能な新方式の液晶 駆動装置が求められている。

【0005】従来、この種の薄膜トランジスタ(以下、 は、表示データをアナログ信号に変換してから信号を転 送し、そのアナログ信号を保持して出力するサンプルホ ールド回路が使用されていた。以下、従来の液晶駆動装 置について図面を参照しながら説明する。

【0006】図21は従来の液晶駆動装置の構成図であ る。図21において、1はTFT液晶パネル、2は表示 コントローラ、3はTFT液晶パネル1のゲート電極を 制御するゲートドライバ、4はゲートドライバ3を制御 するために、表示コントローラ2から発生するゲートド ライバ制御信号、5はディジタルの表示データを保持す るピデオRAMである。6は表示コントローラ2からピ デオRAM5に対して発生する表示アドレス信号、7は ビデオRAM5の保持された表示データを階調データ (カラー液晶パネルの場合はカラーの階調データ) に変 換するRAM、8はRAM7からの階調データをアナロ グ信号に変換するDAコンパータ、9はDAコンパータ 8の出力である階調データのアナログ信号を反転・非反 転するボルテージホロア等のアナログ回路で構成される 信号の反転・非反転回路である。10は反転・非反転回 30 路9の出力信号をTFT液晶パネル1に印加するために 必要な電圧に昇圧するアンプ、11はアンプ10の利得 やバイアス電圧を調整するためのゲイン・バイアス調整 回路、12はアンプ10から出力される液晶表示信号で ある。13は低圧(約5V)で動作するシフトレジス タ、14はシフトレジスタ13の出力電圧レベル(約5 V) を昇圧(約10V) するレベルシフタ、15は液晶 表示信号12をサンプリングするTFT液晶パネル1の 水平画素数と同数のサンブルホールド回路である。16 はサンプルホールド回路15からサンプリングされた液 晶表示信号12をTFT液晶パネル1に出力させるため に、表示コントローラ2から発生する出力タイミング信 号、17は表示コントローラ2から発生し、シフトレジ スタ13を動作させる転送クロック、18は表示コント ローラ2から発生し、シフトレジスタ13が転送クロッ ク17によって転送する転送パルスである。

【0007】以上のような構成を持つ従来の液晶駆動装 置について、以下、その動作を説明する。表示コントロ ーラ2は、ゲートドライバ3に対し、ゲートドライバ制 御信号4を出力し、制御されたゲートドライバ3は、T

にする。また、表示コントローラ2は、表示アドレス信 号6によってビデオRAM5から表示データを読みだし

【0008】ビデオRAM5に記憶されている表示デー タは、RAM7のアドレスデータであり、TFT液晶パ ネル1に印加する階調データ (またはカラーの階調デー タ)にRAM7で変換される。これはデータ量の多い階 調データをルックアップテーブルとして機能するRAM 7に記憶させ、ビデオRAM5のメモリ量を削減するた 更する際は、RAM7の階調データのみを変更すればよ く、迅速に変更することができる利点もある。

【0009】変換された階調データは、DAコンパータ 8によってアナログ信号に変換される。アナログ信号に 変換するのは、TFT液晶パネル1の各画素に付随する 液晶容量へ表示信号を充放電するのをアナログ信号で行 うためである。アナログ信号に変換された表示信号は、 ポルテージホロア等で構成される反転・非反転回路9を 経由してアンプ10に入力される。反転・非反転回路9 は液晶に印加する電圧の極性を周期的(一般的にはフレ 20 ーム単位) に反転させるもので、液晶を駆動する際に必 須の機能である。アンプ10は、DAコンバータ8から 出力されたアナログ信号を、TFT液晶パネル1に印加 する電圧レベルまで昇圧(約10V)するものである。 ゲイン・パイアス調整回路11は、アンプ10のゲイン およびパイアスの調整を行い、液晶表示に最適な表示品 質を得るための回路である。

【0010】TFT液晶パネル1はCRTと異なり、T FTの応答速度が遅いため水平周期単位で駆動する必要 がある。そのために、1ライン分の表示信号を保持して 30 同時に出力する線順次駆動を行う。

【0011】アンプ10から出力された液晶表示信号1 2は、サンブルホールド回路15に入力され、サンブリ ングされて保持される。サンプルホールド回路15はT FT液晶パネル1の水平画素数と同数あるため、アンプ 10からの液晶表示信号12は、シフトレジスタ13で 指定されるサンプルホールド回路15によって順次サン プリングされる。

【0012】シフトレジスタ13はTFT液晶パネル1 2から発生する転送パルス18を、転送クロック17に よって水平方向に順次転送する。シフトレジスタ13か らの出力転送パルスはレベルシフタ14によって昇圧 (約10V) され、サンプルホールド回路15の1つを 指定し、液晶表示信号12をサンプリングする。1ライ ン分の表示信号がすべてサンプリングされると、表示コ ントローラ2は出力タイミング信号16をサンプルホー ルド回路15に出力し、サンプルホールド回路15はT FT液晶パネル1に印加するアナログ信号を出力する。

イパ3で指定された任意のラインの中の1ラインが表示 される。

[0013]

【発明が解決しようとする課題】しかしながら、従来の 液晶駆動装置の構成では、ゲイン・バイアス調整回路1 1を持つアンプ10を備えなければならず、適正な表示 品質を得るためには、ゲイン・バイアス回路11に複数 の調整箇所が必要である。そのため、調整作業に要する 工程が量産化に対する妨げとなる。また、大画面表示を めである。また、表示階調レベル(または表示色)を変 10 行う場合、データ転送速度が高速となり、アナログ回路 であるDAコンパータ8、反転・非反転回路9、アンプ 10を高速の表示信号が通過する。このため、表示信号 が歪んで、表示品質を劣化させ、多色化に必要な高分解 能が得られない。従って、たとえDAコンパータ8が8 ビットの分解能を持っていても、アナログ回路を通過し た後の分解能が4ビット~6ビット程度に低下すること がある。

> 【0014】さらに、高速・大振幅のアナログ回路は信 号のレベルに係わらず、内部回路に消費電流の大きなバ イアス電源や基準電流源を持つため、常時大電流が流れ ている。また、アナログ回路の電源電圧は、オペアンプ の動作領域(ダイナミックレンジ)を充分得るために、 処理するアナログ信号の信号レベルに対して充分大きな **電圧を供給しなければならない。そのために、アナログ** 回路は消費電力が大きくなり、液晶表示機器が小型軽量 であるにも係わらず、電源が大きくなるため携帯性が損 なわれ、かつパッテリーによる運用を行った場合、運用 時間も短くなってしまう。小型軽量化に関しては、高集 **稙化が進むディジタル回路に比較して、アナログ回路は** 構成する部品が抵抗器、容量、可変抵抗器など多数存在 し、実装するために必要な面積が大きくなってしまう。 従来の液晶駆動装置では、以上のようにいくつもの課題 があった。

【0015】本発明は上記従来の課題を解決するもの で、調整箇所を減らして昼産性を改善し、高い表示品質 が得られ、消費電力が小さく、実装面積の小さい液晶駆 動装置を提供することを目的とする。

[0016]

【課題を解決するための手段】上記目的を達成するため の水平画素数と同数のピットがあり、表示コントローラ 40 に、本発明の液晶駆動装置は、液晶パネルと、ディジタ ル階調データを記憶する複数のデータラッチ手段と、前 記データラッチ手段の出力を前記液晶パネルに印加する アナログ信号に変換する複数のDAコンパータを備えて いる。

[0017]

【作用】上記の構成によって、本発明の液晶駆動装置 は、表示データをディジタル信号でデータラッチし、液 晶パネルの直前のDAコンパータまでディジタル信号で 処理する。その後、比較的勁作速度の遅い水平表示周期 TFT液晶パネル1に信号が印加されると、ゲートドラ 50 でDA変換するため、調整箇所の多いアナログ回路を削

除することができる。そのために、調整箇所が削減されて量産時の調整工程が簡略化される。また、特に大画面表示の場合、データ転送速度が高速であるにもかかわらず、表示データがディジタル信号であるため、表示データを劣化させずに信号転送することで高い表示品質が得られる。さらに、液晶パネルの直前のDAコンパータまでディジタル回路で構成されるために、消費電力が小さく経済性及び携帯性に優れ、かつ実装面積も小さくすることもでき、小型軽量の液晶駆動装置が実現できるものである。

[0018]

【実施例】以下、本発明の実施例について図面を参照し ながら説明する。

【0019】図1は、本発明の一実施例における液晶表 示装置である。図1において、1はTFT液晶パネル、 3はゲートドライバ、4はゲートドライバ制御信号、5 はビデオRAM、6は表示アドレス信号、7はRAMで ある。ここまでは従来の液晶表示装置と同じ構成であ り、詳細な説明は省略する。30は表示コントローラ、 31はRAM7から出力されたディジタル階調データの 20 極性を、一定周期で反転する反転・非反転回路、32は TFT液晶パネル1の水平表示画素数と同数のピットを 持つシフトレジスタ、33は反転・非反転回路31から 出力されるディジタル液晶表示データ、34はディジタ ル液晶表示データ33を保持するデータラッチである。 35はデータラッチ34の出力電圧レベル(約5V)を 昇圧(約10V) するレベルシフタ、36はレベルシフ タ35の出力データをTFT液晶パネル1に印加するア ナログ信号レベルに変換する調整不要のDAコンパー タ、37はDAコンパータ36からTFT液晶パネル1 30 にアナログ信号を出力させるタイミングを決めるため に、表示コントローラ30から発生する出力タイミング 信号、38は表示コントローラ2から発生し、シフトレ ジスタ32を動作させる転送クロック、39は表示コン トローラ2から発生し、シフトレジスタ32が転送クロ ック38によって転送する転送パルスである。

【0020】以上のような構成を持つ本発明の一実施例の液晶駆動装置について、以下、その動作を説明する。表示コントローラ30はゲートドライバ3に対し、ゲートドライバ制御信号4を出力しており、ゲートドライバ403はTFT液晶パネル1の任意のラインを有効にしている。表示コントローラ30は、表示アドレス信号6によってビデオRAM5から表示データを読みだしている。ビデオRAM5に記憶されている表示データは、RAM7のアドレスデータであり、RAM7で階調データに変換される。階調データは反転・非反転回路31を経由し、ディジタル液晶表示データ33に変換される。

【0021】 TFT液晶パネル1は、1ライン分の表示 データを保持して同時に出力する線順次駆動を行う。反 転・非反転回路31から出力された液晶表示データ33 8

は、データラッチ34に入力され、ラッチされて保持される。データラッチ34はTFT液晶パネル1の水平画素数と同数あるため、反転・非反転回路31からの液晶表示データ33はシフトレジスタ32で指定されるデータラッチ34に順次ラッチされる。

【0022】シフトレジスタ32は水平画素数と同数のビットがあり、表示コントローラ30から発生する転送パルス39を、転送クロック38によって水平方向に順次転送する。シフトレジスタ32の出力である転送パル10 ス39はデータラッチ34の1つを指定し、液晶表示データ33を順次ラッチしていく。ラッチされたデータはレベルシフタ35によって昇圧されてDAコンパータ36に入力される。1ライン分の表示データがすべてラッチされると、表示コントローラ30は出力タイミング信号37をDAコンパータ36に出力し、DAコンパータ36はTFT液晶パネル1に印加するアナログ信号を出力する。TFT液晶パネル1にデータが印加されると、ゲートドライパ3で指定された任意のラインの中の1ラインが表示される。

【0023】このように本発明の一実施例における液晶 駆動装置によれば、DAコンパータ36をTFT液晶パネル1の直前に配置して、RAM7で変換された階調データはアナログ処理をすることなくディジタルのまま処理するようにしてあるから、高速アナログ回路および調整回路が省略でき、高品質の表示画質が得られる。

【0024】また、TFT液晶パネル1の水平画素数と同数のデータラッチ34と、データラッチ34の出力をTFT液晶パネル1に印加するアナログ信号に変換する水平画素数と同数の調整不要のDAコンパータ36を設けることで、アナログ回路を不要にし、アンプ等に必要な調整箇所を削減して量産性を向上させることができる。

【0025】また、TFT液晶パネル1の画素に信号を印加する直前で、ディジタル表示データをDAコンパータ36によってアナログ信号に変換するため、特に大画面表示の場合、データ転送速度が高速であるにもかかわらず、データを劣化させることなく、高い表示品質で表示することができる。また、表示データを消費電力の大きなアナログ回路を用いずに転送することで低消費電力化が図れる。さらに、部品点数の多いアナログ回路に代わって、高集積化の図れるディジタル回路で表示データを転送することで、実装面積を小さくすることができ、小型軽量の優れた液晶駆動装置を実現できるものである。

【0026】次に、DAコンパータを含むいくつかの具体的な出力回路を備えた本発明の液晶駆動装置の実施例を図面に基づいて説明する。

【0027】図2は本発明の液晶駆動装置を構成する第 1の実施例における出力回路を示す構成図である。本実 50 施例の出力回路は、同一の容量値Cを有するn個の容量

Co、Co、Co・1よりなる容量群を有し、各容量Co、 C1、…C1-1の一方の電極は接地されている。各容量C 0、C1、…C1-1のもう一方の電極にはそれぞれスイッ チSo、S1、…S.-1の一方の端子が接続されている。 各スイッチSo、S1、…Sa-1は、それぞれ選択信号 Lo、Lo、Lo、いLo-oによってオン・オフ制御され、他方 の端子は共通接続されている。

【0028】また、この出力回路は3端子構成の演算増 幅器41を有し、この演算増幅器41の正入力端子Bに る各スイッチSo、S1、…So-1の端子は、演算増幅器 41の正入力端子Bに接続され、入力信号42が入力さ れている。また、演算増幅器41の正入力端子Bは、充 電用スイッチ43を介して電源Vnn に接続されると共 に、放電用スイッチ44を介して接地されている。充電 用スイッチ43は充電用タイミング信号45によってオ ン・オフ制御され、放電用スイッチ44は放電用タイミ ング信号46によってオン・オフ制御される。 演算増幅 器41の出力Yは、接続信号47として、演算増幅器4 1の負入力端子Aへ帰還されている。この出力回路から 20 の出力電圧は、出力端子Vonから出力される。

【0029】以上のような構成を有する液晶駆動装置の 出力回路の動作を説明する。まず、放電用タイミング信 号46により放電用スイッチ44をオン状態に、充電用 タイミング信号45により充電用スイッチ43をオフ状 態に設定する。次に、選択信号Lo、L1、…Lo-1によ って、すべてのスイッチSo、S1、…Sa-1をオン状態 に設定する。これにより、すべての容量Co、C1、…C a-1の電荷が放電される。

電用スイッチ44をオフ状態に設定し、選択信号Lo、 L1、…L1-1によって、スイッチSo、S1、…S1-1の うち、所定の数のスイッチをオン状態に設定する。次 に、充電用タイミング信号45により、充電用スイッチ 43をオン状態に設定すると、オン状態の所定のスイッ チSo、S1、…Sn-1に従って、容量Co、C1、…Cn-1 のうち所定数の容量の充電が行われる。

【0031】次に、充電用タイミング信号45により充 電用スイッチ43をオフ状態に設定し、更に選択信号し o、L1、…La-1によって、すべてのスイッチSo、 S1、…S1-1をオン状態に設定する。これにより、所定 数の容量に充電された電荷はすべての容量C₀、C₁、… C₁₋₁ に等しく分配されて平均化され、この平均化され た電荷による電圧が発生する。このように発生した電圧 は、入力信号42として演算増幅器41の正入力端子B に入力される。演算増幅器41の出力Yは接続信号45 として負入力端子Aに入力されているため、演算増幅器 41はゲイン0 d B の増幅器になっており、正入力端子 Bに入力された電圧はそのまま出力端子V。」、に出力さ れる。

10

【0032】ここで、例えば、スイッチSo、S1、…S ■-1のうち所定のスイッチがオン状態に設定され、n個 の容量Co、C1、…C1-1のうちA個の容量が充電され ると、充電された電荷量Qは式(1)で表される。

$$[0\ 0\ 3\ 3]\ Q = A \times C \times V_{DD} \tag{1}$$

A個の容量が充電された後、充電用スイッチ43をオフ 状態に設定し、更にすべてのスイッチSo、Si、…S 1-1をオン状態に設定することにより、充電された電荷 が平均化された後も電荷量Qは一定であるから、得られ は、入力信号 42 が入力されている。共通接続されてい 10 る電圧を V_0 とすると、式 (2) に示す関係が成り立

> [0034] Q=N×C×V₀ (2) 従って、式(1)及び(2)から、 $V_0 = (A/N) \times V_{DD}$ となる。

【0035】以上のように本実施例によれば、電源V₁₀ から所定数の容量に供給された電荷が、すべての容量C o、C1、…C1-1に分配されて平均化されるので、充電 される容量の数を適宜選択することにより、多くの基準 電圧を設けることなく必要とする電圧を発生させること ができる。従って、本実施例の液晶駆動装置によれば、 配線数が大幅に削減される。

【0036】以上、説明したように、図2の実施例の出 力回路を有する液晶駆動装置は、同一の容量値を有する 複数の容量と、それらの容量のそれぞれに備えられたス イッチ群とを備えているので、このスイッチ群の所定の スイッチをオン状態にすることにより、所定数の容量に 電荷が充電される。次に、各容量への電荷の供給を絶 ち、この充電された電荷をすべての容量に分配して平均 【0030】次に、放電用タイミング信号46により放 30 化すると、これらすべての容量によって平均化された電 圧が得られる。この電圧を増幅器へ入力することによ り、この平均化された電圧に比例した出力電圧が得られ る。このように、本実施例の液晶駆動装置では、オン状 態にするスイッチの数を変えることにより、必要な電圧 を発生させることができ、従来のように多くの基準電圧 を設ける必要がない。従って、本実施例によれば、液晶 駆動装置における配線数、回路数等を低減することがで

> 【0037】図3は本発明の液晶駆動装置を構成する第 40 2の実施例における出力回路を示す构成図である。本実 施例の出力回路は、8個の並列接続された容量CPo、 CP₁、…CP₇からなる容量群を有し、容量CP₀、C P₁、…CP₄、…CP₇の容量値は、それぞれ基準容量 値C、2C、…2^kC、…128Cである。

> 【0038】各容量CPo、CP1、…CP7のマイナス 側電極は、演算増幅器41の負入力端子Aに接続され、 各容量CPo、CPi、…CPiのプラス側電極は、それ ぞれ放電用スイッチSWBo、SWB1、…SWB7を介 して基準入力電圧を供給する電源ーVィィィに接続されて 50 いる。更に、各容量CP₀、CP₁、…CP₇のプラス側

電極には、それぞれ充電用スイッチSWAo、SWA1、 …SWA7の一方の端子が接続される。これらの充電用 スイッチSWAo、SWA1、…SWA7は入力電圧をサ ンプリングする際にオン状態に設定される。

【0039】充電用スイッチSWAo、SWAo、…SW Arの他方の端子には、それぞれディジタル入力スイッ チSW₀、SW₁、…SW₇の一方の端子が接続されてい る。ディジタル入力スイッチSWo、SW1、…SW ₁は、この出力回路に入力されるディジタル信号の各ビ にオン状態に設定され、"0"の場合にオフ状態に設定 される。

【0040】更に、各ディジタル入力スイッチS₩₀、 SW1、…SW7の他方の端子は基準入力電圧を供給する 電源+Vrerに接続されている。

【0041】充電用スイッチSWAo、SWA1、…SW A₇、放電用スイッチSWB₀、SWB₁、…SWB₇、及 びディジタル入力スイッチSW₀、SW₁、···SW₇によ ってスイッチ群が構成されている。

【0042】SWAsは、演算増幅器41の入出力端子 20 間に接続された充電用スイッチ、SWA。は、演算増幅 器41の入力電圧のサンプリング時にオン状態になる充 電用スイッチで、負帰還用容量CP。のプラス電極と基 準入力電圧(電源) - Vreiとの間に接続されている。 SWB。は、充電した電荷を放電する放電用スイッチ で、負帰還用容量CP®のプラス電極と出力Voutの間に 接続されている。

 $Q_{\text{DC}} = 2^{n} \times C \times V_{\text{off}}$

となる。

【0046】次に、8ピットのディジタル入力信号が、 ディジタル入力スイッチSWo、SW1、…SW7に入力 され、ディジタル入力信号の各ピットに対応して各ディ ジタル入力スイッチSWo、SW1、…SW7がオン状 態、またはオフ状態に設定される。ディジタル入力信号 の最上位ピット(MSB)は、ディジタル入力スイッチ SW1に対応し、ディジタル入力信号の最下位ピット (LSB) は、ディジタル入力スイッチSW₀に対応し※

$$Q_{ccn} = 2^{n} \times C \times ((+V_{ref}) - (-V_{ref}) + V_{off}) \qquad [n = 0 \sim 7]$$
(6)

となる。

【0048】また、充電用スイッチSWA。がオンに設 定されるため、容量CP®には式(7)に示すようにオフ セット電圧が印加される。

[0049]

$$V_{CP8} = V_{off} \tag{7}$$

従って、容量CP。に替えられている電荷Qсг。は、式 (8) に示すようになる。

[0050]

$$Q_{crs} = 256 \times C \times V_{oli}$$
 (8)

次に、充電用スイッチSWAo、SWAo、...SWAoの 50 る。容量CPoのマイナス電極に移動した電荷量△Qcro

*【0043】演算増幅器41の出力Yは充電用スイッチ SWA®を介して、演算増幅器41の負入力端子Aに帰 還されると共に、放電用スイッチSWB。及び負帰還用 容量CP®を介して、負入力端子Aに帰還されている。 また、演算増幅器41の正入力端子Bは、基準入力電圧 (電源) - Vrerに接続されると共に、充電用スイッチ SWA。及び負帰還用容量CP。を介して、負入力端子A に接続されている。負帰還用容量CP。は基準容量値の 28×C (256C)の容量値を有している。この出力 ットに対応しており、対応するビットが、"1"の場合 10 回路によって発生される出力電圧は出力端子V。これから

12

【0044】以上のような構成を有する液晶駆動装置の 出力回路の動作を説明する。まず、放電用スイッチSW Bo、SWB1、…SWB8がオン状態に設定される。こ れにより、演算増幅器41の出力Yが、放電用スイッチ SWB®を介して、演算増幅器41の負入力端子Aに負 帰還される。このような負帰還によって負入力端子Aと 正入力端子Bとの間の電位差は、式(4)に示すオフセ ット電圧となる。

[0045]

出力される。

V。!! = (演算増幅器 4 1 の正入力端子Bの電位) -(演算増幅器41の負入力端子Aの電位)

(4)

また、各容量CPo、CPi、…CPiの正負の電極間の 電位差もオフセット電圧Vortに等しくなる。このと き、各容量CPo、CPo、CPoに充電されている電 荷量Q」に。は、

[n=0~~7](5) ※ている。

30 【0047】次に、放電用スイッチSWB₀、SWB₁、 …SWB。のすべてをオフ状態に設定した後、充電用ス イッチSWAo、SWA1、…SWAoのすべてをオン状 態に設定する。その時、ディジタル入力スイッチS Wo、SW1、…SW7のうち、オン状態に設定されてい るスイッチに接続されている容量に充電される電荷Q ccaは

40 すべてをオフ状態に設定した後、放電用スイッチSWB o、SWB1、…SWB®のすべてをオン状態に設定す る。その時、演算増幅器41の出力Yが放電用スイッチ SWB®を通して負入力Aに負帰還されているため、負 入力端子Aと正入力端子Bとの間の電位差は、再びオフ セット電圧V。こに等しくなる。

【0051】また、容量CPo、CP1、…CP7の正負 の電極間の電位差もオフセット電圧V。ハに等しくな る。この時、容量CPo、CPi、…CPrのマイナス電 極から移動した電荷は容量CP®のマイナス電極に集ま 1.3

は、ディジタル入力信号の各ピット情報"0"又は"

1"の数値をbitnで表すと、

 $\triangle Q_{CP8} = (1 \times bit0 + 2 \times bit1 + 4 \times bit2 + 8 \times bit3 + 16 \times bit4 + 32 \times bi$

 $t5 + 6.4 \times bit6 + 1.2.8 \times bit7) \times C \times ((+V_{rel}) - (-V_{rel}))$ (9)

となる。

【0052】例えば、2進数で"10110010"のディジタ ル入力信号が入力された場合、bit0、bit2、bit3及びbi t6は"O"(オフ状態)、bit1、bit4、bit5及びbit7* *は"1"(オン状態)となり、このときの容量CP®のマ イナス電極に移動した電荷量△Qcrsは、式(10)に より求めることができる。

14

[0053]

$$\Delta Q_{crs} = (2+16+32+128) \times C \times ((+V_{ref}) - (-V_{ref}))$$

$$= 1.78 \times C \times ((+V_{ref}) - (-V_{ref}))$$
(10)

このとき、この移動した電荷と極性が反対で、同量の電 10※ナス電極の電位は演算増幅器41の負入力端子Aと同電 荷が容量 CP® のプラス電極に集まる。容量 CP8のマイ※ 位であり、式(4)から、

(容量
$$CP_8$$
のマイナス電極の電位) = $(-V_{rel}) - V_{ell}$ (11)

となる。これにより、この出力回路の出力Vout は容量 →合には、式(7)および式(11)から、 CPo、CPi、…CPrによる電荷の移動がなかった場☆

$$V_{out} = (-V_{ref}) - V_{off} + V_{off} = (-V_{ref})$$
 (12)

となり、式(9)に示す電荷の移動があった場合には、

 $V_{\bullet \bullet i} = (1/256) \times (1 \cdot bit0 + 2 \cdot bit1 + 4 \cdot bit2 + 8 \cdot bit3 + 16 \cdot bit4 + 32 \cdot bit5 + 64 \cdot bi$

$$t6+128 \cdot bit7 \times ((+V_{ref}) - (-V_{ref})) + (-V_{ref})$$
 (1.3)

となる。 ☆号"10110010"が入力された場合、

【0054】上述の例に示した2進数のディジタル信☆20

$$V_{\bullet \bullet 1} = (178/256) \times ((+V_{re1}) - (-V_{re1})) + (-V_{re1})$$
(14)

となる。

【0055】以上のように、本実施例の液晶駆動装置 は、8ビットのディジタル信号の各ビットに対応し、そ れぞれ2º~2'倍の容量値を有する容量CPo、C P1、…CP1よりなる容量群と、入力されるディジタル 信号の各ピット情報に基づいて、それらの容量群への充 電をオン・オフ制御するスイッチ群とを設けたので、入 **昼群に充電され、この充電された電荷によって生じる電** 圧を増幅器に入力して必要とする出力電圧が得られる。 つまり、多くの基準電圧を設けることなく必要とする電 圧を発生させることができる。従って、本実施例の液晶 駆動装置によれば、配線数が大幅に削減される。

【0056】以上、説明したように、図3の実施例の出 カ回路を有する液晶駆動装置は、基準容量値の2の0乗 倍から2の(n-1)乗倍の異なる容量値を有するn個 の並列接続された容量からなる容量群とを備え、各容量 には電荷の充電及び放電をオン・オフ制御するn個のス 40 イッチとを備えているので、ディジタル信号の各ピット 情報に基づいてn個の各スイッチをオン・オフ制御する ことにより、ディジタル入力信号に対応した電荷が容量 群に充電される。この充電された電荷によって生じる電 圧を増幅器に入力すれば、ディジタル入力信号に対応し た出力電圧が得られる。このように、本実施例の液晶駆 動装置では、従来のように多くの基準電圧を設けること なく、必要な電圧を発生させることができる。従って、 液晶駆動装置における配線数、回路数等を低減すること ができる。

【0057】図4は、本発明の液晶駆動装置を構成する 第3の実施例における出力回路を示す構成図である。本 実施例の出力回路は、電源+Vret16と電源+Vretから 2つのプラスの基準入力電圧が供給され、電源-V::: と電源+Vrerieとの間の電位差は、電源-Vrerと電源 + Vrerとの間の電位差の16分の1である。また、本 実施例の出力回路は8個の並列接続された容量CP。、 カされるディジタル信号の表す数値に対応した電荷が容 30 CP1、…CP7からなる容量群と、負帰還用容量CP8 とを有している。容量CPo、CP1、…CP7からなる 容量群は、容量CP。~CP。の4個の容量からなる組 と、容量 C P4 ~ C P7 の 4 個の容量からなる組からな る。容量CPoおよびCPaの容量値は、基準容量値C、 容量CP₁およびCP₆の容量値は2C、容量CP₂およ びCP₆の容量値は4C、容量CP₃およびCP₇の容量 値は8C、負帰還用容量CP®の容量値は、16Cであ る。また、本実施例では、各容量CPo~CP3のプラス 側電極は、それぞれ充電用スイッチSWA。~SWAs お よびディジタル入力スイッチSWo~SWaを介して基準 入力電圧(電源) + V, e116 に接続され、各容量CP4~ CPrのプラス側電極は、それぞれ充電用スイッチSW A₁~SWA₁およびディジタル入力スイッチSW₄~S Wiを介して、基準入力電圧(電源)+Vitiに接続され ている。その他の部分の構成は、図3に示した第2の実 施例である出力回路と同様であり、対応する部分には同 じ番号が附されている。

> 【0058】以上のような構成を有する液晶駆励装置の 出力回路の動作を説明する。まず、放電用スイッチSW 50 B₀、SWB₁、…SWB₈がオン状態に設定される。こ

れにより、演算増幅器41の出力Yが、放電用スイッチ SWB₈を介して演算増幅器41の負入力A端子に負帰 還される。このような負帰還によって、負入力端子Aと 正入力端子Bとの間の電位差は、式(15)に示すオフ セット電圧となる。

[0059]

V.11= (演算増幅器41の正入力端子Bの電位) - *

$$Q_{DCn} = 2^{n} \times C \times V_{off}$$

$$Q_{DCn} = 2^{n-4} \times C \times V_{off}$$

 $[n = 0 \sim 3]$ $[m=4\sim7]$ (16)

荷量Qロcuは、

となる。

【0060】次に、8ピットのディジタル入力信号が、 ディジタル入力スイッチSWo、SW1、…SW7に入力 され、ディジタル信号の各ピットに対応して各ディジタ ル入力スイッチSWo、SW1、…SW7が、オン状態ま たはオフ状態に設定される。ディジタル入力信号の最上 位ピット (MSB) はディジタル入力スイッチSW₇に 対応し、ディジタル入力信号の最下位ビット(LSB)※

10%はディジタル入力スイッチSW。に対応している。

* (演算増幅器41の負入力端子Aの電位)

(15)

【0061】次に、放電用スイッチSWB₀、SWB₁、 …SWB®のすべてをオフ状態に設定した後、充電用ス イッチSWAo、SWAo、…SWAoのすべてをオン状 態に設定する。その時、ディジタル入力スイッチS Wo、SW1、…SW7のうちオン状態に設定されている スイッチに接続されている容量に充電される電荷Qcca

16

また、各容量CPo、CPi、…CPiの正負の電極間の

電位差もオフセット電圧V。!!に等しくなる。このと

き、各容量CPo、CPi、…CPrに充電されている電

$$Q_{CC_{1}} = 2^{n} \times C \times ((+V_{ref}) - (-V_{ref})) / 16 + V_{off})$$

$$[n = 0 \sim 3]$$

$$Q_{CC_{1}} = 2^{n-4} \times C \times ((+V_{ref}) - (-V_{ref}) + V_{off})$$

$$[n = 4 \sim 7]$$

$$(17)$$

となる。また、充電用スイッチSWA。がオン状態に設 定されるため、容量CP₈には、式(18)に示すよう に、オフセット電圧が印加される。

[0062]

 $V_{CP8} = V_{off}$

(18)

従って、容量 CPs に 苦えられている 電荷 Qcrs は式 (1 9) に示すようになる。

[0063]

 $Q_{CP8} = 1.6 \times C \times V_{eff}$

(19)

次に、充電用スイッチSWA。、SWA1、…SWA。の すべてをオフ状態に設定した後、放電用スイッチSWB☆

☆。、SWB1、…SWB®のすべてをオン状態に設定す る。その時、演算増幅器41の出力Yが、放電用スイッ チSWB:を通して負入力端子Aに負帰還されているた め、負入力端子Aと正入力端子Bとの間の電位差は、再 びオフセット電圧V。ハに等しくなる。また、容量C Po、CP1、…CP7の正負の電極間の電位差もオフセ ット電圧V・11に等しくなる。この時、容量CPo、CP 1、…CP7のマイナス電極から移動した電荷は容量CP 30 aのマイナス電極に集まる。容量 CPaのマイナス電極に 移動した電荷量△Qcraは、ディジタル入力信号の各ビ ット情報"0"または"1"の数値をbitgで表すと、

 $\Delta Q_{crs} = (1/16) \times (1 \cdot bit0 + 2 \cdot bit1 + 4 \cdot bit2 + 8 \cdot bit3) \times C \times ((+V_{re})$ $(-V_{ref})$) + $(1\cdot bit4+2\cdot bit5+4\cdot bit6+8\cdot bit7)$ ×C× $(+V_{ref})$ $-(-V_{rel})$ = $((1\cdot bit0+2\cdot bit1+4\cdot bit2+8\cdot bit3)/16)$ + $(1\cdot bit4+2\cdot bit5+4\cdot bit6+8\cdot bit7)$) $\times C \times (+V_{tet})$ - $(-V_{tet})$)

(20)

となる。

☆bit7は"1"(オン状態)となり、このときの容量CP 【0064】例えば、2進数で、"10110010"のディジ 40 sのマイナス電極に移動した電荷量△Qc2sは、式 (2 1) により求めることができる。

タル入力信号が入力された場合、bit0、bit2、bit3およ びbit6は"0" (オフ状態)、bit1、bit4、bit5および☆

[0065]

$$\Delta Q_{crs} = (2/16+1+2+8) \times C \times ((+V_{rel}) - (-V_{rel}))$$

$$= (178/16) \times C \times ((+V_{rel}) - (-V_{rel}))$$
(21)

このとき、この移動した電荷と同量の極性が反対の電荷 が容量CP®のプラス電極に集まる。容量CP®のマイナ◇

◇ス電極の電位は、演算増幅器41の負入力端子Aと同電 位であり、式(15)から、

(容量CP®のマイナス電極の電位) = (-V,e) -V。!!

となる。これにより、この出力回路の出力V。よは、容 鼠CP₀、CP₁、…CP₁による電荷の移動がなかった

場合には、式(18) および式(22) から、

$$V_{out} = (-V_{ref}) - V_{off} + V_{off} = (-V_{ref})$$
 (23)

となり、式(20)に示す電荷の移動があった場合に は、

> $V_{out} = (1/16) \times ((1 \cdot bit0 + 2 \cdot bit1 + 4 \cdot bit2 + 8 \cdot bit3) / 16$ $+1 \cdot bit4 + 2 \cdot bit5 + 4 \cdot bit6 + 8 \cdot bit7$ $\times ((+V_{ref}) - (-V_{ref})) + (-V_{ref})$ (24)

となる。上述の例に示した2進数のデジタル信号"10110

 $V_{eet} = (178/256) \times ((+V_{ref}) - (-V_{ref})) + (-V_{ref})$ (25

となる。

【0066】以上のように本実施例によれば、4個の容 倍の異なる容量値を有する2個の組からなる容量群を設 け、2個の各組には、基準電圧+V_{re1}の2⁰倍から2⁻⁴ 倍(1/16)の電圧が供給されているので、8ピット のディジタル信号の各ビット情報に対応して各容量CP o、CP1、…CP7に設けられた8個の各スイッチをオ ン・オフ制御することにより、入力されるディジタル信 号の表す数値に対応した電荷が容量群に充電される。こ の充電された電荷によって生じる電圧を演算増幅器 41 に入力することにより、入力ディジタル信号に対応した 出力電圧が得られる。また、本実施例の構成により、出 20 力回路を構成する容量の合計の容量値を第2の実施例に おける出力回路のそれより約1/11に低減することが

【0067】以上、説明したように、図4の実施例の出 カ回路を有する液晶駆動装置は、n個の容量からなり各 容量が所定の基準容量値の2の0乗倍から2の(n-1) 乗倍の異なる容量値を有するm個の組からなる容量 群と、m個の組に所定の基準電圧の2の(-n)×0乗 倍から2の(-n)×(m-1)乗倍の電圧をそれぞれ 各ビット情報に基づいて、各容量に設けられたn×m個 の各スイッチをオン・オフ制御することにより、ディジ タル入力信号に対応した電荷が容量群に充電される。こ の充電された電荷によって生じる電圧を増幅器に入力す ることにより、従来のように多くの基準電圧を設けるこ となく、ディジタル入力信号に対応した出力電圧が得ら れる。従って、本実施例によれば、液晶駆動装置におけ る配線数、回路数等を低減することができる。

【0068】図5は、本発明の液晶駆動装置を構成する 第4の実施例における出力回路を示す構成図である。本 40 実施例の出力回路は、8個の並列接続された容量C Po、CP1、…CP7からなる容量群と、負帰還用容量 CPsと、分圧用容量CPsとを有している。容量C Po、CP1、…CP7からなる容量群は、容量CPo~C P3の4個の容量からなる組と、容量CP4~CP7の4 個の容量からなる組で構成される。

【0069】 これらの容量CP₀、CP₁、…CP₇が、 8ピットのディジタル信号の各ピットにそれぞれ対応し ており、図5の実施例では、容量CPo~CPaが下位4 当する。

010"が入力された場合、

【0070】分圧用容量CPsは、一方の組の各容量C 量からなり、各容量が所定の基準容量値の $2^{\mathfrak{o}}$ 倍から $2^{\mathfrak{o}}$ 10 $P_{\mathfrak{o}} \sim C$ $P_{\mathfrak{o}}$ に対して直列に接続され、下位 4 ビットに 相当する容量CP。~CP』とによって電圧を分圧し、も う一方の組の各容量CP₄~CP₁に対しては並列に接続 されている。

18

【0071】容量CPo及びCPoの容量値は基準容量値 C、容量CP₁及びCP₅の容量値は2C、容量CP₂及 びCP₆の容量値は4C、容量CP₃及びCP₇の容量値 は8C、演算増幅器41の負帰還用容量CP®の容量値 は16C、分圧用容量CP。の容量値は基準容量値Cで

【0072】下位4ビットに相当する容量CP₀~CP₃ のマイナス側電極は、分圧用容量CP。のプラス電極に 接続され、分圧用容量CP。と上位4ビットに相当する 容量CP4~CP1とのマイナス側電極は、演算増幅器4 1の負入力端子Aに接続されている。

【0073】各容量CPo、CP1、…CP1のプラス側 電極は、それぞれディジタル信号の各ピットデータに応 じてオン・オフ制御される放電用スイッチSWBo、S WB1、…SWB1を介して基準入力電圧を供給する電源 − V_{te1}に接続され、また、それぞれ同じくディジタル 供給する電源群とを備えているので、ディジタル信号の 30 信号の各ピットデータに応じてオン・オフ制御される充 電用スイッチSWAo、SWA1、…SWA7を介して基 準入力電圧を供給する電源+V.e.に接続されている。

> 【0074】容量CPo、CPi、…CPrと、充電用ス イッチSWAo、SWAo、…SWArおよび放電用スイ ッチSWBo、SWB1、…SWB7とでサンプリング回 路が構成されており、演算増幅器41と負帰還用容量C Psとで容量型アンプが構成されている。

> 【0075】これらの充電用スイッチSWA。、SW A1、…SWA1は入力電圧をサンプリングする際にオン 状態に設定される。充電用スイッチSWA₀、SWA₁、 …SWA7と放電用スイッチSWB0、SWB1、…SW Brとによって、スイッチ群が構成されている。

【0076】上記以外の構成は、図4に示した第3の実 施例である出力回路と同様であり、対応する部分には同 じ番号が附されている。また、説明を簡略化するため、 図5に示すように、容量CP。~CP。のマイナス側電極 における電位をV1、分圧用容量CP₄と容量CP₄~C Prとのマイナス側電極における電位をV2とする。

【0077】以上の構成を有する液晶駆動装置の出力回 ピットに相当し、容量 $CP_4 \sim CP_7$ が上位4ピットに相 50 路の動作について説明する。演算増幅器41は、負およ

び正入力端子A,Bが常に同電位になるように働くため、定常状態では負および正入力端子A,Bは、基準入力電圧 $-V_{rel}$ になっている。従って、上位4ピットに相当する容量 $CP_4 \sim CP_7$ のマイナス電極にも基準入力電圧 $-V_{rel}$ が加わっている。

【0078】一方、演算増幅器41の負入力端子Aに現れる基準入力電圧 $-V_{rel}$ は、下位4ピットに相当する容量 $CP_0 \sim CP_3$ の並列合成容量と、分圧用容量 CP_0 とで分圧され、その電位 V_1 が下位4ピットに相当する容量 $CP_0 \sim CP_3$ のマイナス電極に加わっている。

【0079】この状態で、入力された特定のディジタル信号に応じて、例えば、充電用スイッチ SWA_0 、 SWA_1 、… SWA_7 がオン状態となり、また、これと同時に充電用スイッチ SWA_8 、 SWA_9 がオン状態となり、放電用スイッチ SWB_0 、 SWB_1 、… SWB_8 がすべてオフ状態になったとする。この時、負帰還用容量 CP_8 の両端には、共に $-V_{re1}$ の電位が加わる。

【0080】一方、上位4ピットに相当する容量CP4~CP7のプラス電極には、充電用スイッチSWA4、…SWA7を介して、基準入力電圧+V7e1が印加される。 20その結果、容量CP4~CP7が充電される。これが、入力されたディジタル信号に応じて、サンプリングをした状態である。

【0081】次に、充電用スイッチSWAo、SWAo、、SWAo、 いSWAoがオフ状態となり、放電用スイッチSWBo、 いSWBoがオン状態となると、容量CPoへCPoに蓄積された電荷が負帰還用容量CPoに移動する。この電荷の移動により発生した電圧が、放電用スイッチSWB*

**を介して、出力Voriに出力される。その結果、それまで基準入力電圧-Voriであった出力Voriの電圧が、負帰還容量CPsに蓄積されていた電荷量に応じた電圧にまで変化する。この電圧は、入力されたディジタル信号に応じたものであり、これによってディジタル・アナログ変換が行われたことになる。

20

【0082】以上は、上位4ビットに相当する容量 $CP_4 \sim CP_7$ が一斉に充電される場合を示したが、それ以外のディジタル信号が入力された場合も同様である。下位 $4 \, \text{ピットに相当する容量} \, CP_6 \sim CP_3$ のいずれかが充電されるようなディジタル信号が入力された場合にも、基準入力電圧 $-V_{ref}$ の代わりに、分圧された電位 V_1 を基準にした充電が行われるだけで、基本的なサンプリングおよび増幅動作は同様である。

【0083】 このようにして、図6のディジタル・アナログ変換装置においては、上位4ビットに相当する容量 $CP_4 \sim CP_7$ で15/16の分解能を実現し、下位4ビットに相当する容量 $CP_0 \sim CP_3$ で残りの1/16の分解能を実現している。

80 【0084】次に、図5のディジタル・アナログ変換装置のディジタル・アナログ変換動作につき、数式を用いてさらに具体的に説明する。

【0085】まず、下位4ビットに相当する容量C P_0 、 CP_1 、 CP_2 、 CP_3 及び CP_0 のマイナス側電極における電荷は、中和されておらず、K (クーロン)の電荷が存在するものとして電荷の式を求める。ここで、容量 CP_0 のプラス側電極の電位を V_{CP_0} とすると、

$$K = C \times (V_{c_{1}0} - V_{1}) + 2 \times C \times (V_{c_{1}1} - V_{1}) + 4 \times C \times (V_{c_{1}2} - V_{1}) + 8 \times C \times (V_{c_{1}3} - V_{1}) + C \times (V_{2} - V_{1})$$

$$K / C = V_{c_{1}0} + 2 \times V_{c_{1}1} + 4 \times V_{c_{1}2} + 8 \times V_{c_{1}3} - 16 \times V_{1} + V_{2}$$
 (26)

となる。

【0086】まず最初に、放電用スイッチSWBo、SWB1、…SWBaをオフ状態に設定した後、充電用スイッチSWAo、SWA1、…SWAoをオン状態に設定する。これにより、 $Vcro \sim Vcrrは + Vrolとなる。また、この時、充電用スイッチSWAoは、オン状態であり、演算増幅器 <math>410$ 出力Vool はSWAsを介して、演算増幅器 410 負入力端子Aに負帰還されて 40 いるため、電位Vool は、演算増幅器 410 正入力端子B%

)

※と負入力端子Aの間に発生するオフセット電圧 V。!! に 対し、

$$V_2 = (-V_{rel}) - V_{ell}$$
 (27)

【0087】一方、容量 $CP_0 \sim CP_3$ のマイナス電極側における分圧された電位 V_1 は、式(26)及び式(27)から、以下のようになる。

[0088]

$$K/C = (+V_{ref}) + 2 \times (+V_{ref}) + 4 \times (+V_{ref}) + 8 \times (+V_{ref})$$

 $-1.6 \times V_1 + (-V_{ref}) - V_{off}$
 $V_1 = (1.5 \times (+V_{ref}) + (-V_{ref}) - V_{off} - K/C) / 1.6$ (2.8)

また、この時、充電用スイッチSWA。がオン状態に設定されるため、負帰還容量CP。のプラス側電極は、基準入力電位(電源)-Vreiに接続されており、負帰還容量CP。には式(29)に示すようにオフセット電圧Veriが印加される。従って、負帰還容量CP。の両端電圧Vcreは、

 $V_{crs} = V_{sii}$ (29) T b 3.

【0089】次に、充電用スイッチSWA。及びSWA。をオフ状態にした後、放電用スイッチSWB。をオン状態にすると共に、入力された8ビットのディジタル入力の各ビット情報に基づいて各ビット毎に対応する充電用

スイッチSWAo、SWAo、…SWAr及び放電用スイ ッチSWBo、SWB1、…SWB7のオン・オフ状態を 設定する。ディジタル入力の最上位ピット (MSB) は、充電用スイッチSWAr及び放電用スイッチSWBr に対応し、最下位ビット(LSB)は、充電用スイッチ SWA。及び放電用スイッチSWB。に対応している。

【0090】例えば、各ピットが"1"のとき、充電用*

*スイッチSWA。をオフ状態に、放電用スイッチSWB。 をオン状態に設定する。各ビットが"0"のとき、充電 用スイッチSWA。をオン状態に、放電用スイッチSW B』をオフ状態に設定する。この時、電位V1は8ビット のディジタル入力信号の各ピットをbit0(LSB)から bit7 (MSB)、その反転データをNbit0 (LSB) か らNbit7 (MSB) とすると、

$$K/C = ((+V_{ref}) \times Nbit0 + (-V_{ref}) \times bit0)$$

$$+2 \times ((+V_{ref}) \times Nbit1 + (-V_{ref}) \times bit1)$$

$$+4 \times ((+V_{ref}) \times Nbit2 + (-V_{ref}) \times bit2)$$

$$+8 \times ((+V_{ref}) \times Nbit3 + (-V_{ref}) \times bit3)$$

$$-16 \times V_1 + (-V_{ref}) - V_{eff}$$

$$K/C = (+V_{ref}) \times (Nbit0 + 2 \times Nbit1 + 4 \times Nbit2 + 8 \times Nbit3)$$

$$+ (-V_{ref}) \times (hit0 + 2 \times hit1 + 4 \times hit2 + 8 \times hit3)$$

 $+ (-V_{ref}) \times (bit0 + 2 \times bit1 + 4 \times bit2 + 8 \times bit3)$

 $-16\times V_1 + (-V_{tef}) - V_{off}$

 $V1 = ((+V_{tet}) \times (Nbit0 + 2 \times Nbit1 + 4 \times Nbit2 + 8 \times Nbit3)$

+ $(-V_{tet}) \times (bit0 + 2 \times bit1 + 4 \times bit2 + 8 \times bit3)$

$$+ (-V_{ref}) - \dot{V}_{eff} - K/C) / 16$$

となる。

$$XV_{2} = (-V_{rei}) - V_{eii}$$
 (32)

【0091】演算増幅器41には、負帰還がかかってい 20 となる。 るため、負入力端子Aと正入力端子Bの間には、式(3 1) に示すオフセット電圧に相当する電位差が生じてい る。

[0092]

V.11=(演算増幅器41の正入力端子Bの電位) - (演 算増幅器41の負入力端子Aの電位)

(31)

従って、電位 V₂は、式(27)と同様に、

Ж $\Delta Q_{crn} = 2^{n-4} \times C \times ((+V_{rel}) - (-V_{rel})) \times bitn$ $(n=4\sim7)$ (33)

となる。式(33)が上位4ビットを示す式である。

【0094】分圧用容量CP。より移動する電荷量△Q☆

 $\triangle Q_{cr} = - (C/16) \times ((-V_{ref}) \times (1 \cdot bit0 + 2 \cdot bit1 + 4 \cdot bit2 + 8 \cdot bit3)$

☆こっは、

☆となる。

となる。式(34)が下位4ビットを示す式である。 【0095】いま、ディジタル入力信号の全てのビット が"0"のとき、式(33)及び式(34)より、負帰

還用容量CP®へ移動する電荷量△Qcr®は、

 $\Delta Q_{CP8} = 0$

(35)

となる。従って、式(29)及び式(32)より、演算 40 は、"1"となり、演算増幅器 41からの出力 V 増幅器41からの出力V。...は、

 $V_{out} = (-V_{tef})$

 $+(+V_{ref})\times(1\cdot Nbit0+2\cdot Nbit1+4\cdot Nbit2+8\cdot Nbit3-15)$

$$\begin{aligned} &V_{\text{out}} = - \left(\left(-V_{\text{ref}} \right) \times \left(0 + 2 \times 1 + 4 \times 0 + 8 \times 0 \right) \right. \\ &+ \left. \left(+V_{\text{ref}} \right) \times \left(1 + 2 \times 0 + 4 \times 1 + 8 \times 1 - 15 \right) \right) / 256 \\ &+ \left. \left(\left(\left(+V_{\text{ref}} \right) - \left(-V_{\text{ref}} \right) \right) \times 1 \right. \\ &+ 2 \times \left(\left(+V_{\text{ref}} \right) - \left(-V_{\text{ref}} \right) \right) \times 1 \end{aligned}$$

$$+4\times$$
 ($(+V_{ref})$ - $(-V_{ref})$) \times 0

 $+8 \times ((+V_{ref}) - (-V_{ref})) \times 1) / 16 + (-V_{ref})$

 $= ((+V_{ref}) - (-V_{ref})) \times 178/256 + (-V_{ref})$ (37)

となる。

50 【0097】このようにして、入力されたディジタル信

【0093】これにより、容量CPo、CP1、…CP7 のプラス電極側にかかる電圧Vcro~Vcrrに印加される 電圧が+ V, e, から- V, e, に変化した時、上位 4 ビット に相当する容量CP4、CP5、CP6、CP7及び分圧用 容量CP。のマイナス側電極にある電荷はCP。のマイナ ス側電極に移動する。この容量CP4~CP1より移動す

(30)

る電荷量△Qcraは、

(34)

【0096】例えば、2進数で"10110010"のディジタ

ル入力信号が入力された場合、bitO, Nbit1, bit2, bit 3, Nbit4, Nbit5, bit6及びNbit7は、"O"となり、Nb

ito, bit1, Nbit2, Nbit3, bit4, bit5, Nbit6及びbit7

。 は、式(33)、(34)より

号に応じた電圧が出力V。・・に得られ、ディジタル・アナログ変換が行われる。

【0098】以上のように、本実施例によれば、ディジタル信号の下位4ピットに対応する容量CP。~CP。のそれぞれに対して直列に接続され、上位4ピットに対応する組の各容量CP。~CP。に対して並列に接続された1個の分圧用容量CP。を設けたため、下位4ピットに対応する組の容量CP。~CP。に充電された電荷は、分圧用容量CP。に反映され、この分圧用容量CP。と上位4ピットに対応する組の容量とによって発生される電圧10を演算増幅器41へ入力することにより、入力ディジタル信号に比例した出力電圧が得られる。また、本実施例におけるスイッチの数、及び容量値は、図4に示した第4の実施例における出力回路と同様に低減されると共に、基準電源は第4の実施例のように電源+Vrelleを設ける必要がなく、2つの基準電圧で動作させることができる。

【0099】以上、説明したように、図5の実施例の出力回路を有する液晶駆動装置は、ディジタル信号の最上位 n ビットに対応する組を除く各組の容量のそれぞれに 20対して、直列に接続され、次の上位 n ビットに対応する組の各容量に対して、並列に接続された (m-1) 個の分圧用容量を備えているため、最上位 n ビットに対応する組以外の組の容量に充電された電荷は、分圧用容量の電荷に反映される。この分圧用容量と最上位 n ビットに対応する組の容量との電荷によって発生される電圧を増幅器へ入力することにより、従来のように多くの基準電圧を設けることなく、ディジタル入力信号に対応した出力電圧が得られる。従って、本実施例によれば、液晶駆動装置における配線数、回路数等を低減することができ 30 ス

【0100】次に、本発明の液晶駆動装置を構成する第5の実施例における出力回路を図面に基づいて説明する

【0101】図2から図5までに示した容量型DAコンパータの各容量を検査するためには、ビット数の増加に応じて、2のべき乗倍の検査精度が必要になる。このため、特にディジタル信号のビット数が多い場合、検査精度の極めて高い検査装置が必要になる。

【0102】本発明の第5の実施例における出力回路 40 は、このような課題を解決するもので、比較的検査精度の低い検査装置を用いて、入力ディジタル信号のすべてのピットに対応する容量の検査が行えるようにした液晶 駆動装置を提供するものである。

【0103】図6は、本発明の液晶駆動装置の第5の実施例における出力回路を示す構成図である。図6において、SWTは、分圧用容量CP。の両端間に接続されたテスト用のスイッチである。上記以外の構成は、図5に示した第4の実施例における出力回路と同様であり、対応する部分には同じ番号が附されている。

24

【0104】以上のように構成された液晶駆動装置について、以下、その動作を説明する。ディジタル・アナログ変換時には、テスト用のスイッチSWTはオフ状態になっており、ディジタル・アナログ変換についての動作は、図5に示した第4の実施例における出力回路と同様であり、説明は省略する。

【0105】次に、この液晶駆動装置の検査について説明する。検査は、出力Vooiにテスター(図示せず)を接続した状態で、充電用スイッチSWAo、SWAi、…SWAi、放電用スイッチSWBo、SWBi、…SWBsをオン、オフ状態とし、出力Vooiの変化を測定することにより行われる。

【0106】図6の液晶駆動装置は、8ビットのディジタル信号をアナログ信号に変換するものであるから、充電用スイッチSWA₀、SWA₁、…SWA₁、放電用スイッチSWB₀、SWB₁、…SWB₀のオン、オフ状態に応じて、基準入力電圧の1/256の精度で、出力電圧の変化を測定する必要がある。すなわち、上位4ビットに相当する容量CP₄~CP₇については、基準入力電圧の1/16の精度で出力電圧の変化を測定すればよい。たとえば、基準入力電圧が5(V)の場合には、5/16(V)、すなわち、約300mV程度の精度が必要になる。そして、下位4ビットに相当する容量CP₀~CP₃については、さらに、その1/16の精度が必要になる。

【0107】アナログテスターのなかには、10mV程度の精度を持つものもあり、そのようなアナログテスターであれば、図2〜図5に示したディジタル・アナログ変換装置の検査は十分に行える。ところが、一般にアナログテスターには端子が数本程度しかなく、100本以上もの端子を持つディジタル・アナログ変換装置の検査を行うには適さない。しかもアナログテスターは非常に高価でもある。

【0108】一方、ディジタルテスターは、200本前後の端子を持つものが一般的であるから、ディジタル・アナログ変換装置の検査に適している。ところが、ディジタルテスターの精度は、せいぜい50mV程度である。

【0109】従って、300mV程度の精度でよい上位 4ビットの容量 $CP_4 \sim CP_7$ については、50mV程度 の精度のディジタルテスターで十分測定が可能である が、さらに、その1/16の精度の要求される下位4ビットの容量 $CP_6 \sim CP_8$ については、50mVの精度し かないディジタルテスターでは測定できない。

【0110】そこで、本実施例においては、下位4ビットの容量CP。~CP。の検査時にテスト用のスイッチSWTをオン状態にし、分圧用容量CP。の両端を短絡する。

【0111】このようにすれば、下位4ビットの容量C 50 Po~CPaの演算増幅器41に対する接続関係は上位4

ビットの容量CP4~CP7の演算増幅器41に対する接続関係と同様になる。従って、下位4ビットの各容量CP0~CP3による出力V011の変化は、上位4ビットの容量CP4~CP7による出力V011の変化と同じ300mV程度になる。その結果、50mV程度の特度を持つディジタルテスターで十分測定可能となる。

【0112】このように、図6に示す実施例は、入力ディジタル信号の下位の各ピットに相当する複数の第1の容量群と、入力ディジタル信号の上位の各ピットに相当する複数の第2の容量群と入力ディジタル信号に従っ 10 て、オン、オフ状態となり、第1、第2の容量群の各容量をそれぞれ充放電制御する複数のスイッチと、第1の容量群の共通ノードとの間に接続された分圧用容量とでサンプリング回路を構成し、第2の容量群の共通ノードに現れる電荷量に相当する電圧を増幅器で増幅し、アナログ信号として出力するとともに、前記分圧用容量に並列にスイッチを接続したものである。

【0114】次に本発明の液晶駆動装置における出力回路の第6、第7の実施例を説明する。

【0115】前記の容量型DAコンパータの構成では、 演算増幅器の動作点が恒位(+Vr.,)または電位(-Vr.,)のいずれかの電位になり、演算増幅器のダイナミックレンジの端に偏る。このため電源電圧の変動に弱く、電源電圧特性が悪いという問題がある。

【0116】本発明の第6、第7の実施例は、このような問題を解決する液晶駆動装置を提供するものである。この問題を解決するために、第6の実施例は、互いに異なる第1、第2の電位を入力ディジタルデータに基づいて結合容量の一端に選択的に印加し、結合容量の他端を演算増幅器の負入力端子に接続するとともに、演算増幅器の正入力端子に第1、第2の電位の中心付近の電位を印加し、一端が演算増幅器の負入力端子に接続された帰還用容量の他端に第1または第2の電位と同じ電位を選択的に印加するようにしたものである。

【0117】また、第7の実施例の液晶駆動装置は、互いに異なる第1、第2の電位および第1、第2の電位の中心付近の電位をもつ第3の電位を入力ディジタルデータに基づいて結合容量の一端に選択的に印加し、結合容電位は、電位VCと同電位の他端を演算増幅器の負入力端子に接続するとともに、演算増幅器の正入力端子に第3の電位と同じ電位を50ため、次式の関係となる。

Ø

印加し、演算増幅器の負入力端子と出力端子の間に帰還 用容量を接続したものである。

【0118】この構成によって演算増幅器の動作点を第 1、第2の電位の中間電圧にすることができ、演算増幅 器をそのダイナミックレンジのほぼ中央付近で動作させ ることができる。その結果、電源電圧の変動に強く、電 源電圧特性の良い液晶駆動装置が得られる。

【0119】以下、本発明の液晶駆動装置の第6、第7の実施例について、図面を参照しながら説明する。

【0120】図7は本発明の液晶駆動装置の第6の実施例における出力回路を示す構成図である。図7において、SWA、SWBはアナログスイッチである。これらのアナログスイッチSWA、SWBがオン状態の時に、それぞれ電位Viii、電位Viii が結合容量CAの一端に印加される。なお、電位Viii は電位Viii より低電位であるものとする。

【0121】結合容量CAの他端は、電位VBの現れる ノードを介して演算増幅器41の負入力端子Aに接続されている。演算増幅器41の正入力端子Bは電位VCに 接続されている。

【0122】CBは帰還用容量であり、演算増幅器41の負入力端子Aとスイッチを介して出力端子V。・・・に接続されている。SWFはアナログスイッチであり、演算増幅器41の負入力端子Aと出力端子V。・・・の間に接続されている。SWEはアナログスイッチであり、帰還用容量CBの一端と出力端子V。・・・の間に接続されている。SWDはアナログスイッチであり、このアナログスイッチSWDがオン状態の時、電位VDが帰還用容量CBに印加される。

0 【0123】以上のように構成された本実施例の液晶駆動装置に内蔵されている容量型DAコンパータについて、以下その動作を説明する。ただし、次の式(38)で示すように、電位VDは電位Vinbと同電位とし、電位VCは電位Vinbと電位Vinbの中間電位とした。

【0124】 館位VD=電位V: 1.6 電位VC= [電位V: 1.6 + 電位V: 1.6 + 電位V: 1.6 + 電位V: 1.7 (38)

この問題を解決するために、第6の実施例は、互いに異なる第1、第2の電位を入力ディジタルデータに基づいなる第1、第2の電位を入力ディジタルデータに基づいなる第1、第2の電位を入力ディジタルデータに基づいなが多い。 B へ電荷が移動し、その結果として出力端子 $V_{\mathfrak{out}}$ から、演算増幅器の負入力端子に接続するとともに、演算増幅があり、アナログ電圧が出力されるディスチャージサイクルに分器の正入力端子に第1、第2の電位の中心付近の電位をかれる。

【0125】まず、チャージサイクルでは、アナログスイッチSWA、アナログスイッチSWF、アナログスイッチSWF、アナログスイッチSWDがオン状態となり、アナログスイッチSWB、アナログスイッチSWEがオフ状態となる。このため、電位VAは電位VIIIと同電位になる。また、演算増幅器41の作用により、電位VBと出力端子V。IIの電位は、電位VCと同電位になる。このとき、結合容量CAは両端の電位がそれぞれ電位VAと電位VBになるため、次式の関係となる。

【0126】 (容量CAの電位差) = (電位V₁₀₁-電 位VB) (39)

同様に、帰還用容量CBは、両端の電位がそれぞれ電位 VBと電位VDになることから、これらは次の式(4 0)の関係となる。

[0127]

(容量CBの電位差) = (電位VD-電位VB) = (電 位Vinb-電位VB) (40)

次に、ディスチャージサイクルでは、アナログスイッチ SWF、アナログスイッチSWDがオフ状態で、アナロ 10 すなわち演算増幅器41のダイナミックレンジの中央付 グスイッチSWEがオン状態となる。また、入力ディジ タルデータが、"1"の時、アナログスイッチSWBがオ ン状態となり、アナログスイッチSWAがオフ状態とな る。そのため、電位VAは電位Vinaと同電位になり、 結合容量CAの両端の電位差は次の式(41)の通りと なる。

[0128]

(容量CAの電位差) = (電位Vinb-電位VB) (41)

れていた電荷が帰還用容量CBに移動し、この電荷の移 動をキャンセルするように帰還用容量CBの出力端子V 。。: 側に電荷が移動する。移動する電荷量△Qcaは次の 式(42)で表わされる。

[0129]

 $\Delta Q_{i,i} = [電位V_{i,i,i} - 電位V_{i,i,i}] \times (容量CAの容量)$ (42)

電位VBは、演算増幅器41に負帰還がかかっているた め変化しない。従って、電荷の移動によって生じる出力 端子V。、、の電位は次の式(43)の通りとなる。

出力端子Vont=電位Vinb-電位VB+電位VB-[電 位Vinb-電位Vina]×(容量CAの容量値)÷(容量 CBの容量値) = 電位 V: a b - [電位 V: a b - 電位 Vina] × (容量CAの容量値) ÷ (容量CBの容量 (43)

一方、入力ディジタルデータが、"0"の時、アナログ スイッチSWBがオフ状態となり、アナログスイッチS WAがオン状態となる。このため、結合容量CAでの電 荷の移動はなく、出力端子V。この質位は

出力端子V。。1 =電位Vias (44)という関係になる。

【0131】入力ディジタルデータが、"1"の時 と、"0"の時の電圧差V1-0は、

V1-0 = [電位V111 - 電位V111] × (容量CAの容量 値)÷(容量CBの容量値)

(45)

【0132】なお、図7の実施例においては、電位VD を電位 V_{Lin} と同電位に設定したが、電位 V_{Lin} と同電位 50 (4.7)の通りとなる。

に設定してもよい。

【0133】以上のように本発明の第6の実施例は、演 算増幅器41の出力端子V。。、と帰還用容量CBの間に アナログスイッチSWEを接続するとともに、帰還用容 量CBの一端に電位Vinaまたは電位Vinaと同じ電位を 与えるためのアナログスイッチSWFを接続し、演算増 幅器41の正入力端子Bに電位V:saと電位V:sbの中間 電位をもつ電位VCを印加したものであるから、演算増 幅器41の動作点を電位Vinaと電位Vinaの中間電位、

28

近に位置させることができる。このため、電源電圧の変 動に強く、電源電圧特性の良い液晶駆動装置を実現する ことができる。

【0134】なお、図7においては、アナログスイッチ SWA、アナログスイッチSWB、結合容量CAをそれ ぞれ1組設け、1ビットの入力ディジタルデータをアナ ログ信号に変換する場合について説明したが、アナログ スイッチSWA、アナログスイッチSWB、結合容量C Aをそれぞれ複数組設け、多ピットのディジタルデータ このため、結合容量CAのマイナス電極側にチャージさ 20 をアナログ信号に変換してもよい。その時、複数の結合 容量CA各々の容量値を重みづけしてもよい。

> 【0135】次に、本発明の液晶駆動装置に用いる出力 回路の第7の実施例について、図面を参照しながら説明 する。

【0136】図8は本発明の液晶駆動装置の第7の実施 例における出力回路を示す構成図である。SWCはアナ ログスイッチであり、このアナログスイッチSWCがオ ン状態の時、電位Vis。を結合容量CAに印加する。C Bは帰還用容量であり、演算増幅器41の負入力端子A 30 と出力端子 V...に接続されている。その他の構成は、 第6の実施例における出力回路と同様である。

【0137】以上のように模成された本実施例の液晶駆 動装置に内蔵されている容量型DAコンパータについ て、以下その動作を説明する。ただし、電位VCと電位 Vineは、次の式(46)で示すように、電位Vineと電 位Vinの中間質位である。

【0138】 電位V C = 電位V: nc = [電位V: nb + 電位 V_{144}] $\div 2$ (46)

容量型DAコンパータの動作は、結合容量CAへの電荷 40 のチャージサイクルと、結合容量CAから帰還用容量C Bへ電荷が移動し、出力端子Voorから出力されるディ スチャージサイクルに分かれる。

【0139】まず、チャージサイクルでは、アナログス イッチSWC、アナログスイッチSWFがオン状態で、 アナログスイッチSWA、アナログスイッチSWBがオ フ状態である。このため、電位VAは電位Vincと同電 位になる。また、演算増幅器41の作用により、電位V Bと出力端子V。・・の電位は、電位VCと同電位にな る。その結果、結合容量CAの両端の電位差は、次の式

【0140】 (容量CAの電位差) =電位V; a ε ー電位 VВ (47)

次に、ディスチャージサイクルでは、アナログスイッチ SWC、アナログスイッチSWFがオフ状態となる。

【0141】この状態で、入力ディジタルデータが、" 1"の時、アナログスイッチSWAがオフ状態のまま で、アナログスイッチSWBがオン状態になる。逆に、 入力ディジタルデータが、"0"の時、アナログスイッ チSWBがオフ状態のままで、アナログスイッチSWA タルデータが、"1"の時、電位Vinと同電位にな り、入力ディジタルデータが、"0"の時、電位 Vェュュ と同電位になる。

【0142】従って、結合容量CAの両端の電位差は、 入力ディジタルデータが、"1"の時、(容量CAの電 位差) =電位 V: 11 - 電位 V B (48)となる。

【0143】入力ディジタルデータが、"0"の時、次 の式(49)の関係となる。(容量CAの電位差)=電 (49)位Vina一電位VB

このため、結合容量CAのマイナス電極側にチャージさ れていた電荷は、帰還用容量CBのマイナス電極側に移 動し、この電荷の移動をキャンセルするように帰還用容 量CBの出力端子V。u. 側に電荷が移動する。移動する 電荷量△Qcsは入力ディジタルデータが、"1"の時、

 $\triangle Q_{i} = [電位V_{i}, -電位V_{i},] \times (容量CAの容量)$ 値) (50)

となる。

【0144】入力ディジタルデータが、"0"の時、次 の式(51)の関係となる。

 $\triangle Q_{c} = [電位 V_{i} u_{i} - 電位 V_{i} u_{c}] \times (容量 CA の容量$ 値) (51)

電位VBは、演算増幅器41に負帰還がかかっているた め、電位VCと同電位で変化しない。従って、出力端子 Vont の電位は、入力ディジタルデータが、"1"の 時、式(46)から

(出力端子V。x:の電位) =電位VB- [電位Vias-電 位Vinc]×(容量CAの容量値)÷(容量CBの容量 値) (52)

となる。

【0145】入力ディジタルデータが、"0"の時、次 の関係式(53)の通りとなる。

(出力端子V゚゚゚の電位)=電位VB- [電位V゚゚゚ー電 位Vine]×(容量CAの容量値)÷(容量CBの容量 (53)

入力ディジタルデータが、"1"の時と、"0"の時の 電圧差 V₁-0は、

V1-0 = [電位V100 - 電位V100] × (容量CAの容量 値)÷(容量CBの容量値) (5 4)

になる。

【0146】以上のように本発明の第7の実施例によれ ば、電位V:...と電位V:...の中心付近の電位V:...を印 加するアナログスイッチSWCを設け、さらに電位V ia.と電位Via。の中心付近の電位と同じ電位をもつ電位 VCを演算増幅器41の正入力端子Bに印加することに より、チャージサイクルでまず中間の電位Vincをサン プリングし、その後、中間電位を起点にして出力アナロ グ電圧を変動させることができる。このため、電源電圧 がオン状態になる。このため、電位VAは、入力ディジ 10 の変動に強く、電源電圧特性の良い液晶駆動装置を実現 することができる。さらに出力アナログ電圧も中心付近 の電位から変化するため、アナログスイッチSWFに高 電圧がかかりにくく、この点でも安定した動作を行い得 る液晶駆動装置が実現できる。

30

【0147】なお、図8の実施例においても、アナログ スイッチSWA、アナログスイッチSWB、アナログス イッチSWC、結合容量CAをそれぞれ複数組設け、多 ピットの入力ディジタルデータをアナログ信号に変換し てもよい。また、その時、複数の結合容量CAを各々重 20 みづけしてもよい。

【0148】以上、述べたように、本発明の液晶駆動装 置の第6の実施例は、互いに異なる第1、第2の電位を 入力ディジタルデータに基づいて結合容量の一端に選択 的に印加し、結合容量の他端を演算増幅器の負入力端子 に接続するとともに、演算増幅器の正入力端子に第1、 第2の電位の中心付近の電位を印加し、一端が演算増幅 器の負入力端子に接続された帰還用容量の他端に第1ま たは第2の電位と同じ電位を選択的に印加するようにし たものである。

【0149】また、本発明の液晶駆動装置の第7の実施 例は、互いに異なる第1、第2の電位および第1、第2 の電位の中心付近の電位をもつ第3の電位を入力ディジ タルデータに基づいて結合容量の一端に選択的に印加 し、結合容量の他端を演算増幅器の負入力端子に接続す るとともに、演算増幅器の正入力端子に第3の電位と同 じ電位を印加し、演算増幅器の負入力端子と出力端子の 間に帰還用容量を接続したものである。

【0150】このようにすれば、演算増幅器の動作点を 第1、第2の電位の中間電圧にすることができ、演算増 40 幅器をそのダイナミックレンジのほぼ中央付近で動作さ せることができる。このため、電源電圧の変動に強く、 電源電圧特性の良い液晶駆動装置が実現できる。

【0151】次に、本発明の液晶駆動装置の第8の実施 例を説明する。チャージサイクルとディスチャージサイ クルを一定周期で繰り返す液晶駆動装置においては、チ ャージサイクル時に、大容量の負荷を充放電するためチ ャージサイクルの時間が長くなる。その結果、相対的に ディスチャージサイクル時間が短くなると同時に、ディ スチャージサイクル時には不要である負荷容量の充放電

50 を行うことにより消費電力が増大する。

30

【0152】本発明の第8の実施例は前記課題を解決す るもので、チャージサイクル時間を短くし、消費電力を 小さくできる液晶駆動装置を提供することを目的とす

【0153】すなわち、本実施例は演算増幅器の出力端 子と液晶の負荷容量との間に負荷断続用のスイッチを接 続し、チャージサイクル時にこのスイッチを開くように したものである。

【0154】この構成により、チャージサイクル時は演 減することができるため、演算増幅器の動作を高速にす ることができるとともに、消費電力を少なくすることが できる。なお、ディスチャージサイクル時には、負荷断 続用のスイッチを閉じ、演算増幅器の出力端子に負荷を 接続することによって、従来通り液晶パネルの液晶容量 への充放質を行い、所定の表示をすることができる。

【0155】また、負帰還をかけた演算増幅器は2つの 入力端子が仮想的に短絡されているが、帰還回路に接続 される負荷容量が大きいため、出力電流の少ない演算増 幅器では帰還回路への充電に時間がかかる。

【0156】そこで、本実施例では、演算増幅器の一方 の入力端子に印加する基準電源と、他方の入力端子に前 記基準電源と等しい電圧を印加するスイッチを備え、チ ャージサイクル時の一定期間にスイッチを閉じ、ディス チャージサイクル時に開くようにしたものである。

【0157】このように、チャージサイクル時に、帰還 回路に基準電源を接続するスイッチを設ければ、出力電 流量の大きい基準電源により帰還回路の負荷容量に高速 度に充電を行うことができる。

例について、図9~図12を参照しながら説明する。

【0159】図9は本発明の液晶駆動装置の第8の実施 例における出力回路を示す構成図である。図9におい て、51は演算増幅器、52は演算増幅器51の出力端 子と反転入力端子Aの間に接続され、負帰還回路として 機能する容量、53はTFT液晶パネル(図1のTFT 液晶パネル1に相当する)の液晶容量、配線容量を含ん だ負荷容量、54~56は一端が演算増幅器51の反転 入力端子Aに接続された複数の容量、57は演算増幅器 51の出力端子と反転入力端子A間を短絡するスイッ 40 チ、58~60は容量54~56の他端と電源端子との 間に接続され、液晶表示用のディジタル入力データに応 じて開閉制御されるスイッチ、61~63は容量54~ 56の他端とグランド間に接続され、液晶表示用のディ ジタル入力データに応じて開閉されるスイッチである。

【0160】なお、スイッチ57~63は、図では機械 的なスイッチの形で示したが、実際にはディジタル入力 データによってオン、オフ状態となる電子スイッチであ

【0161】本実施例では、演算増幅器51の出力端子 50 出力電圧V。が上昇する。そしてこの出力電圧V。が負荷

と負荷容量53の間に負荷断続用のスイッチ64が接続 されている。このスイッチ64もディジタル入力データ によってオン、オフ状態となる電子スイッチである。

32

【0162】以上のように構成された本実施例の液晶駅 動装置について、以下その動作を説明する。

【0163】この液晶駆動装置においても、基本的な動 作はチャージサイクルとディスチャージサイクルの2つ に分かれる。

【0164】まず、チャージサイクルについて説明す 算増幅器の負荷容量を切り離し、演算増幅器の負荷を軽 10 る。チャージサイクル時は、スイッチ57を閉じて演算 増幅器51の出力端子と反転入力端子Aを短絡する。こ の時、演算増幅器51はポルテージフォロワ回路とな

> 【0165】さらに、チャージサイクル時には、負荷断 統用のスイッチ64を開き、負荷容量53を演算増幅器 51の出力端子から切り離す。

【0166】この状態で、スイッチ58~60が閉じ、 スイッチ61~63が開く。この時の等価回路は、図1 0のようになる。演算増幅器51の反転入力端子Aは仮 20 想接地されているため、容量54~56には電源電圧が 印加されている。

【0167】この時、演算増幅器51の出力端子には負 荷容量53が接続されておらず、演算増幅器51の出力 端子は仮想接地された反転入力端子Aに直接接続されて いる。このため、短時間で安定した状態になる。そして 安定した状態では、演算増幅器51の出力電圧 V。はグ ランド(接地)レベルになっている。

【0168】次に、ディスチャージサイクルを説明す る。容量54~56は、図9では3つだけしか示されて 【0158】以下、本発明の液晶駆動装置の第8の実施 30 いないが、実際は入力されるディジタル入力データのビ ット数分存在し、スイッチ58~63もピット数分存在 する。ディスチャージサイクル時、スイッチ58~63 は液晶表示用のディジタル入力データに応じて開閉し、 各容量54~56に蓄積された電荷をディジタルデータ に応じて放電する。

> 【0169】さらに、ディスチャージサイクル時には、 演算増幅器51の出力端子に接続された負荷断続用のス イッチ64が閉じ、演算増幅器51の出力端子に負荷容 量63が接続される。

【0170】ディジタル入力データが'0'の時には、 図11aのように容量54~56が電源端子に接続され たままとなる。このときは演算増幅器51の反転入力端 子Aの入力電圧に変化がないため、出力端子の出力電圧 V₀はグランドレベルのままとなる。

【0171】一方、ディジタルデータが'1'の時は、 図11bのように容量54~56がグランドに接続され る。このとき、演算増幅器51の反転入力端子Aの入力 電圧がグランドに対して負の方向に変化するため、演算 増幅器51の出力電圧は正の方向に変化し、出力端子の .23

断続用のスイッチ64を介して負荷容量(液晶パネルの 液晶容量)53に印加され、入力データに対応した表示 が行なわれる。

【0172】図12は、図9の実施例において、入力デ ータが'1'の時の充電動作とアナログ信号の出力動作 をタイミングチャートに示したものである。図12中に 示す t1は 、図10に示すチャージサイクルが完了する までの時間、t2はディスチャージサイクルが 完了する までの時間である。

【0173】本実施例の液晶駆動装置では、充電時に演 10 算増幅器51の出力端子から負荷容量53を切り離すた め、チャージサイクル時間 t1を短縮することができ

【0174】このように、図9の実施例では、チャージ サイクルとディスチャージサイクルを一定周期で繰り返 す液晶駆動装置において、チャージサイクル時に演算増 幅器の出力端子から負荷を切り離すことによって動作速 度を速めることができる。また、チャージサイクル時に 負荷容量への充放電を行わないため、消費電力を少なく することができる。

【0175】次に、本発明の液晶駆動装置の第9の実施 例について、図13~図14を参照しながら説明する。

【0176】図13は本発明の液晶駆動装置の第9の実 施例における出力回路を示す構成図である。図13にお いて、65は演算増幅器51の非反転入力端子Bに入力 する基準電源、66は基準電源65と同電位の基準電 源、67は演算増幅器51の反転入力端子Aと基準電源 66の間に接続されるスイッチで、このスイッチ67も ディジタル信号によってオン、オフ状態となる電子スイ 他の構成は図9に示す実施例における出力回路と同様で ある。

【0177】以上のように構成された本実施例の液晶駆 動装置について、以下その動作を説明する。

【0178】この液晶駆動装置においても、基本的な動 作はチャージサイクルとディスチャージサイクルの2つ に分かれる。

【0179】まず、チャージサイクルについて説明す る。チャージサイクル時は、スイッチ57を閉じて演算 のとき、演算増幅器51はポルテージフォロワ回路とな る。さらに、チャージサイクル時には、基準電源用のス イッチ67を閉じる。

【0180】この状態で、スイッチ58~60が閉じ、 スイッチ61~63が開く。このときの等価回路は、図 14のようになる。 演算増幅器 51の反転入力端子Aは 仮想接地されているため、容量54~56には電源電圧 が印加されている。

【0181】演算増幅器51の入力端子には基準電源6

34

の負荷容量には出力電流の大きい、電圧の安定した基準 電源が接続されているため、短時間で安定した状態にな る。そして安定した状態では、演算増幅器51の出力電 圧V。はグランドレベルになっている。

【0182】次に、ディスチャージサイクルを説明す る。容量54~56は、図13では3つだけしか示され ていないが、実際は入力されるディジタル入力データの ピット数分存在し、スイッチ58~63もピット数分存 在する。ディスチャージサイクル時、スイッチ58~6 3は液晶表示用のディジタル入力データに応じて開閉 し、各容量54~56に蓄積された電荷をディジタル入 カデータに応じて放電する。ディスチャージサイクル時 は、基準電源用スイッチ67を開くことで容量54~5 6に蓄積された電荷は容量52に移動し、ディジタル入 カデータに応じたアナログ電圧が発生する。

【0183】本実施例によっても、図9の実施例と同 様、図12のチャージサイクル時間 t1を短くすることが できる。

【0184】このように、図13の実施例では、チャー 20 ジサイクル時に演算増幅器の入力端子に基準電源を接続 することで帰還回路の負荷容量への充電速度を速めるこ とができる。

【0185】なお、以上説明した各実施例における液晶 駆動装置の出力回路は、すべて容量型DAコンパータで 構成したが抵抗、電流源、オーバーサンプリングを用い たものを使ってもよい。

【0186】以下それらのDAコンパータを用いた出力 回路について説明する。図15は抵抗を用いたDAコン パータの例である。71は演算増幅器、72は基準電 ッチである。負荷断統用のスイッチ64を除いて、その 30 圧、73から77はディジタル階調データのビットの重 みに応じてオン・オフ状態となるスイッチ群、78から 82は基準電圧72を分圧して、階調電圧を発生する抵 抗群である。分圧によって発生した複数の階調電圧のう ち、ディジタル階調データに対応するひとつの階調電圧 が、スイッチ群73~77の中のひとつによって選択さ れる。選択された階調電圧はポルテージホロア回路とし て機能する演算増幅器71を経由して出力される。

【0187】図15の抵抗型DAコンパータは、複数の 抵抗で基準電圧を分圧してディジタル階調データの入力 増幅器51の出力端子と反転入力端子Aを短絡する。こ 40 ピットに応じた階調電圧を発生し、それらの階調電圧の なかから、ディジタル階調データに応じた階調電圧をス イッチによって選択する方式である。

> 【0188】本実施例では分圧抵抗の抵抗値をすべて等 しくしたが、ピットのべき乗に比例した抵抗値の抵抗を 用いて抵抗の数を減らしてもよい。

【0189】図16は抵抗を用いたDAコンパータのも うひとつの例である。91は演算増幅器、92は演算増 幅器91の帰還抵抗、93は基準電圧、94から97は ディジタル階調データのビットの重みに応じてオン・オ 5 と同啞位の基準電源 6 6 が接続されている。帰還回路 50 フ状態となるスイッチ群、 9 8 から 1 0 1 は渡算増幅器

91の入力抵抗である。

【0190】入力抵抗98~101の抵抗値はすべて等 しいものとすると、各入力抵抗に流れる入力電流はすべ て等しい。スイッチ94~97は階調の数だけ存在す る。ディジタル階調データに応じた数のスイッチ94~ 97が閉じると、演算増幅器91の入力端子には階調に 対応した入力電流が流れ込む。電流電圧変換回路として 機能する演算増幅器91と帰還抵抗92によって、入力 電流に応じた出力電圧が発生する。

【0191】本実施例では入力抵抗の抵抗値をすべて等 10 数、回路数等を低減することができる。 しくしたが、ビットのべき乗に比例した抵抗値の抵抗を 用いて抵抗の致を減らしてもよい。

【0192】図17は定電流源を用いたDAコンバータ の例である。111は演算増幅器、112は帰還抵抗、 113は基準電圧、114から117はディジタル階調 データのピットの重みに応じてオン・オフ状態となるス イッチ群、118から121は定電流源群である。定電 流源は階調の数だけ存在する。定電流源群118~12 1は、スイッチ群114~117によって、そのひとつ が選択される。選択された定電流源は電流電圧変換回路 20 である演算増幅器111と帰還抵抗112によって出力 される。

【0193】本実施例では定電流源の電流値をすべて等 しくしたが、ビットのべき乗に比例した電流値の定電流 源を用いて定電流源の数を減らしてもよい。

【0194】図18はオーバーサンプリング方式を用い たDAコンパータの例である。125は積分回路、12 6は基準電圧、127はスイッチである。本実施例では ディジタル階調データをパラレルに転送せず、シリアル に転送する。シリアルデータの例を図19に示す。図1 30 9 (a) は一定サイクル t3 のなかで、ディジタル階調 データの階調値に比例したパルス列を taとして転送す る例である。また図19 (b) は一定サイクルt₃のな かで、ディジタル階調データの階調値に比例したPWM 波形を t & として転送する例である。 図19 (a)、

(b) の転送シリアルデータによって、図18のスイッ チ127がオン・オフ状態となると基準電圧126から 積分回路125に電荷が移動し、積分回路125にはデ ィジタル階調データに比例した振幅の電圧が発生する。

【0195】なお、図18では基準電圧126を用いた 40 が、図20に示すように、基準定電流源128を用いて もよい。

[0196]

【発明の効果】本発明の液晶駆動装置によれば、DAコ ンパータを液晶パネルの直前に配置して、階調データを アナログ処理をすることなくディジタルのまま処理でき ることから、高速アナログ回路および調整回路が省略で き、高品質の表示画質が得られる。

【0197】また、階調データを記憶するデータラッチ

36

るアナログ信号に変換する調整不要のDAコンパータを 設けることで、アナログ回路を不要にし、増幅器等に必 要な調整箇所を削減して量産性を向上させることができ

【0198】本発明の液晶駆動装置に用いる出力回路に よれば、ディジタル信号の各ピット情報に基づいてスイ ッチ群をオン・オフ状態にし、容量群の充電及び放電を 制御することにより、必要な出力電圧を発生することか ら、多くの基準電圧を設ける必要がない。従って、配線

【図面の簡単な説明】

【図1】本発明の一実施例の液晶駆動装置の構成を示す

【図2】本発明の液晶駆動装置を構成する第1の実施例 における出力回路を示す構成図

【図3】本発明の液晶駆動装置を構成する第2の実施例 における出力回路を示す構成図

【図4】本発明の液晶駆動装置を構成する第3の実施例 における出力回路を示す構成図

【図5】本発明の液晶駆動装置を構成する第4の実施例 における出力回路を示す構成図

【図6】本発明の液晶駆動装置を構成する第5の実施例 における出力回路を示す構成図

【図7】本発明の液晶駆動装置を構成する第6の実施例 における出力回路を示す構成図

【図8】本発明の液晶駆動装置を構成する第7の実施例 における出力回路を示す構成図

【図9】本発明の液晶駆動装置を構成する第8の実施例 における出力回路を示す構成図

【図10】本発明の第8の実施例における出力回路の充 電動作時の等価回路図

【図11】本発明の第8の実施例における出力回路のア ナログ信号の出力動作時の等価回路図

【図12】本発明の第8の実施例における出力回路の動 作タイミングチャート

【図13】本発明の液晶駆動装置を構成する第9の実施 例における出力回路を示す構成図

【図14】本発明の第9の実施例における出力回路の充 電動作時の等価回路図

【図15】本発明の液晶駆動装置を構成する第10の実 施例における抵抗型DAコンパータを用いた出力回路を 示す構成図

【図16】本発明の液晶駆動装置を構成する第11の実 施例における抵抗型DAコンバータを用いた出力回路を 示す構成図

【図17】本発明の液晶駆動装置を構成する第12の実 施例における電流源型DAコンパータを用いた出力回路 を示す構成図

【図18】本発明の液晶駆動装置を構成する第13の実 手段と、データラッチ手段の出力を液晶パネルに印加す 50 施例におけるオーバーサンプリング型DAコンパータを

用いた出力回路を示す構成図

【図19】本発明の第13の実施例における出力回路の 動作を説明するためのタイミングチャート

【図20】本発明の液晶駆動装置を構成する第14の実施例におけるオーバーサンプリング型DAコンバータを用いた出力回路を示す構成図

【図21】従来の液晶駆動装置の構成を示すプロック図 【符号の説明】

1 TFT液晶パネル

2、30 表示コントローラ

3 ゲートドライバ

4 ゲートドライバ制御信号

5 ビデオRAM

6 表示アドレス信号

7 RAM

8、36 DAコンパータ

9、31 反転・非反転回路

10 アンプ

11 ゲイン・パイアス調整回路

12 液晶表示信号

13、32 シフトレジスタ

14、35 レベルシフタ

15 サンプルホールド回路

16、37 出力タイミング信号

17、38 転送クロック

18、39 転送パルス

33 ディジタル液晶表示データ

34 データラッチ

41、51、71、91、111 演算增幅器

43 充電用スイッチ

44 放電用スイッチ

45 充電用タイミング信号

46 放電用タイミング信号

47 接続信号

52、54~56 容量

53 負荷容量

57~64、67、127 スイッチ

65、66 基準電源

72、93、113、126 基準電圧

73~77、94~97、114~117 スイッチ群

10 78~82 抵抗群

92、112 帰還抵抗

98~101 入力抵抗

118~121 定電流源群

125 積分回路

128 基準定電流源

Co、C1、…Ca-1 容量

CPs 負帰還用容量

CP。 分圧用容量

S₀、S₁、…S_{n-1} スイッチ

20 Lo、L1、…La-1 選択信号

CP₀、CP₁、…CP₇ 容量

CA 結合容量

СВ 帰還用容量

SWo、SW1、…SW7 ディジタル入力スイッチ

SWAo、SWAo、…SWA。 充電用スイッチ

SWB₀、SWB₁、…SWB₈ 放電用スイッチ

SWT テスト用のスイッチ

SWA, SWB, SWC, SWD, SWE, SWF 7

ナログスイッチ


30 + Vrei、- Vrei、+ Vrei16 基準入力電源

V。.. 出力端子


[図2]

【図7】


【図10】




【図8】








【図3】




SWB7

【図11】





【図15】




[図9]

-Vref







[図12]




【図13】







【図5】



[図6]



【図21】



フロントページの続き

(31) 優先権主張番号 特願平3-189913

(32) 優先日

平3 (1991) 7月30日

(33)優先権主張国

日本 (JP)

(31) 優先権主張番号 特願平3-195191

(32)優先日

平3 (1991) 8月5日

(33)優先権主張国

日本 (JP)

(72)発明者 中塚 淳二

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 今村 善雄

大阪府門真市大字門真1006番地 松下電器 産業株式会社内